An integrated circuit including a circuit driven in different voltage domains and a data processing method, a decoder and a memory are provided. The integrated circuit includes a logic circuit that is driven by a first power supply voltage with a first power supply voltage level, and a storage circuit driven by a second power supply voltage that is constructed by a second power supply voltage level different from the first power supply voltage level. The storage circuit includes a circuit configured to connect an interface with a logical circuit, which is configured to respond to an output signal for power supply at a second power supply voltage level and be constructed as a level of a signal with a first power supply voltage level received from a logical circuit to a second power supply voltage level. The first supply voltage corresponds to the first voltage domain, and the second supply voltage corresponds to the second power supply domain.
【技术实现步骤摘要】
集成电路及其数据处理方法、解码器、存储器本申请要求于2012年12月7日提交到美国专利商标局的第61/734,621号美国临时专利申请和2013年3月15日提交到韩国知识产权局的第10-2013-0028313号韩国专利申请的优先权,它们的公开通过引用全部包含于此。
示例性实施例涉及一种集成电路,更具体讲,涉及一种包括在不同的电压域中被驱动的电路的集成电路。
技术介绍
集成电路的功耗涉及施加到集成电路的电源电压。由集成电路消耗的功率取决于电源电压相对于地电压的电平。通常,可通过减小电源电压的电平来减小功耗。然而,减小电源电压的电平存在局限。例如,当电源电压被减小到等于或低于特定电压的电平时,会减小包括在集成电路中的存储装置(诸如静态随机存取存储器(SRAM))的稳定性并会降低存储装置的读取和/或写入性能。因此,存在即使在为了减小功耗而将集成电路的电源电压的电平设置为低于存储装置的工作电压的电平时,也可保证存储装置的性能的集成电路的需求。
技术实现思路
示例性实施例提供一种包括在不同的电压域中被驱动的电路的集成电路。根据示例性实施例的一方面,提供了一种集成电路,包括由第一电源电压驱动的第一电路区域,以及由具有与第一电源电压不同的第二电源电压驱动的第二电路区域,所述集成电路包括构造为从第一电路区域接收至少一个信号的接口电路,其中,接口电路被构造为响应于第二电路区域的输出信号以第二电源电压电平被供电,并产生第二电路区域的输出信号,输出信号具有移位至第二电源电压电平的电平。根据示例性实施例的另一方面,提供一种连接在第一电压域与第二电压域之间的接口电路,所述接口电路包括 ...
【技术保护点】
一种集成电路,包括:逻辑电路,被构造为由具有第一电源电压电平的第一电源电压驱动;存储电路,被构造为由具有与第一电源电压电平不同的第二电源电压电平的第二电源电压驱动,所述存储电路包括构造为与逻辑电路进行接口连接的接口电路,其中,所述接口电路被构造为响应于存储电路的输出信号而以第二电源电压电平被供电,并被构造为将从逻辑电路接收的具有第一电源电压电平的第一信号的电平移位至第二电源电压电平,其中,所述逻辑电路包括:锁存器电路,被构造为以第一电源电压电平进行操作,对多个第二输入信号进行锁存,并提供多个第一输入信号和多个锁存的第二输入信号。
【技术特征摘要】
2013.03.15 KR 10-2013-0028313;2012.12.07 US 61/7341.一种集成电路,包括:逻辑电路,被构造为由具有第一电源电压电平的第一电源电压驱动;存储电路,被构造为由具有与第一电源电压电平不同的第二电源电压电平的第二电源电压驱动,所述存储电路包括构造为与逻辑电路进行接口连接的接口电路,其中,所述接口电路被构造为响应于存储电路的输出信号而以第二电源电压电平被供电,并被构造为将从逻辑电路接收的具有第一电源电压电平的第一信号的电平移位至第二电源电压电平,其中,所述逻辑电路包括:锁存器电路,被构造为以第一电源电压电平进行操作,对多个第二输入信号进行锁存,并提供多个第一输入信号和多个锁存的第二输入信号。2.如权利要求1所述的集成电路,其中,逻辑电路被构造为产生所述第一信号,以从存储电路读取和向存储电路写入。3.如权利要求1所述的集成电路,其中,所述接口电路包括:时钟控制门,被构造为接收具有第一电源电压电平的第一信号,其中,时钟控制门,被构造为响应于所述第一信号和时钟信号而产生存储电路的输出信号。4.如权利要求3所述的集成电路,其中,接口电路包括:第一电路单元,连接在第二电源电压和第一节点之间,第一电路被构造为根据接口电路的输出信号以第二电源电压电平供电,并被构造为接收所述第一信号;第二电路单元,连接在第二电源电压与第一节点之间,并且第二电路单元被构造为接收时钟信号;第三电路单元,连接在第一节点与具有地电压电平的地电压之间,并被构造为接收所述第一信号和时钟信号;第四电路单元,被构造为由第二电源电压驱动,接收第一节点的信号,并输出存储电路的输出信号。5.如权利要求4所述的集成电路,其中,时钟信号是在第二电源电压电平和地电压电平进行操作的信号。6.如权利要求1所述的集成电路,其中,存储电路还包括多个存储单元和地址解码器,所述地址解码器被构造为对将多个存储单元进行编址的地址信号进行解码并与逻辑电路进行接口连接。7.如权利要求6所述的集成电路,其中,地址解码器被构造为从逻辑电路接收地址信号,并将第一电源电压电平的地址信号的电平移位至第二电源电压电平。8.如权利要求1所述的集成电路,其中,存储电路还包括多个存储单元,所述多个存储单元中的每一个存储单元连接到一对位线、感测放大器和控制信号产生单元,感测放大器连接到位线并被构造为感测从多个存储单元选择的存储单元的数据,控制信号产生单元被构造为产生激活感测放大器单元的感测使能信号并与逻辑单元进行接口连接。9.如权利要求8所述的集成电路,其中,控制信号产生单元被构造为从逻辑电路接收具有第一电源电压电平的读-使能信号,并将读-使能信号的电平转换为具有第二电源电压电平的感测使能信号的电平。10.一种解码器,包括:逻辑门,被构造为对具有第一电源电压电平的多个第一输入信号进行解码,并在输出节点产生第一输出信号,第一输出信号具有与第一电源电压电平不同的第二电源电压电平;反相器,被构造为将第一输出信号进行反转并以第二电源电压电平产生第二输出信号;锁存器电路,被构造为以第一电源电压电平进行操作,对多个第二输入信号进行锁存,并提供多个第一输入信号和多个锁存的第二输入信号,其中,解码器被构造为接收第一时钟信号,该第一时钟信号被构造为控制在第一时钟信号的第一逻辑电平对输出节点进行预充电并在第一时钟信号的第二逻辑电平估计输出节点,其中,在逻辑门接收第二输出信号。11.如权利要求10所述的解码器,其中,锁存器电路包括:多个锁存器,被构造为在第二时钟信号的第一逻辑电平对多个第二输入信号进行锁存并在第二时钟信号的第二逻辑电平提供多个第一输入信号以及多个锁存的第二输入信号。12.如权利要求11所述的解码器,其中,第二时钟信号以第一电源电压电平进行操作,第一时钟信号以第二电源电压电平进行操作,并且第...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。