一种多芯片框架封装结构及其制造方法技术

本发明专利技术实施例提供了一种多芯片框架封装结构，所述封装结构包括：至少一个载片台、至少一个底层芯片以及至少一个上层芯片；所述至少一个载片台用于容置所述至少一个底层芯片和所述至少一个上层芯片；所述封装结构还包括：至少一个第一介质层；其中，所述第一介质层置于所述底层芯片的上方；所述上层芯片置于所述第一介质层的上方；通过调整所述第一介质层的倾斜角度能够调整所述底层芯片与所述上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。本发明专利技术实施例还提供了一种多芯片框架封装结构的制造方法。

【技术实现步骤摘要】
一种多芯片框架封装结构及其制造方法
本专利技术涉及半导体器件封装技术，尤其涉及一种多芯片框架封装结构及其制造方法。
技术介绍
在当今电子工程逐步发展的今天，小型化、轻量化及功能化的集成电路(IC)芯片越来越受到青睐。而且，随着半导体业晶园制程即将达到瓶颈，封装技术将成为提高芯片制造利润，挑战摩尔定律的一个重要角色。在这一庞大需求下，半导体封装密度会不断增加，从一个组件的开发，逐渐进入到了集结多个组件成为一个系统的阶段。系统级封装(SiP)作为一种多芯片封装技术是目前也是未来封装技术的发展趋势。其封装形态多样，而且可根据客户或产品的需求通过改变不同的芯片排列方式及内部接合技术来实现定制化或弹性生产，且适用于各种消费性产品市场。但随着SiP封装密度不断增加，需要组建的芯片种类不断增多，芯片尺寸的不同导致SiP封装时会面临许多键合技术带来的困难。这就需要在进行SiP封装时合理分配各个组件的位置及封装方式。QFP(QuadFlatPackage)为表面贴装型封装，通过在四边引出呈不同形状的引脚来完成内部芯片与板级上的连接，由于QFP中间框架用于放置芯片的载片台大小与芯片的引脚数目息息相关，所以限制了利用QFP实现SiP的可行性。现有，通常使用框架类封装来实现SiP，但是，完成SiP封装时，不同组件的大小会严重制约可封装密度，尤其对于较薄的产品而言，可封装组件数目成为框架类封装发扬SiP技术时所遇到的较为严重的问题。
技术实现思路
为解决现有存在的技术问题，本专利技术实施例提供一种多芯片框架封装结构及其制造方法，以至少解决以上所述的技术问题。为达到上述目的，本专利技术实施例的技术方案是这样实现的：本专利技术实施例第一方面提供了一种多芯片框架封装结构，所述封装结构包括：至少一个载片台、至少一个底层芯片以及至少一个上层芯片；所述至少一个载片台用于容置所述至少一个底层芯片和所述至少一个上层芯片；所述封装结构还包括：至少一个第一介质层；其中，所述第一介质层置于所述底层芯片的上方；所述上层芯片置于所述第一介质层的上方；通过调整所述第一介质层的倾斜角度能够调整所述底层芯片与所述上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。上述方案中，所述封装结构还包括：至少一个第二介质层；所述第二介质层置于所述至少一个上层芯片中第一层上层芯片的上方，所述至少一个上层芯片中第二层上层芯片置于所述第二介质层的上方；其中，通过调整所述第二介质层的倾斜角度能够调整所述第一层上层芯片和所述第二层上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。上述方案中，所述封装结构还包括：接地平面、介质框架以及引出引脚；其中，所述接地平面，用于连接所述底层芯片和/或所述上层芯片上需要接地的焊盘；所述引出引脚，用于连接所述底层芯片和/或所述上层芯片上需要外接引出的焊盘；所述介质框架，用于将所述至少一个载片台、所述接地平面及所述引出引脚之间连接起来，并用于支撑所述多芯片框架封装结构，以保证所述多芯片框架封装结构的结构牢固。上述方案中，所述封装结构还包括：塑封体；所述塑封体，用于将所述至少一个载片台、至少一个底层芯片、至少一个上层芯片以及至少一个第一介质层封装，以将所述至少一个载片台、至少一个底层芯片、至少一个上层芯片以及至少一个第一介质层封装于所述塑封体的内部。上述方案中，所述封装结构还包括：至少一个第三介质层和至少一个顶层芯片；所述第三介质层置于所述塑封体的上方，所述顶层芯片置于所述第三介质层的上方，通过调整所述第三介质层的倾斜角度能够调整所述顶层芯片在所述塑封体上的位置，以便于增加所述至少一个载片台上堆叠的芯片的数量。上述方案中，所述封装结构还包括：金属连接线；其中，所述金属连接线，用于将所述至少一个底层芯片中各底层芯片或所述至少一个上层芯片中各上层芯片之间的焊盘连接；和/或，将所述底层芯片与所述上层芯片之间的焊盘连接；和/或，将所述底层芯片和所述上层芯片中需要与所述引出引脚、接地平面进行连接的芯片的焊盘与所述引出引脚和所述接地平面连接。本专利技术实施例第二方面提供了一种多芯片框架封装结构的制造方法，所述封装结构包括：至少一个载片台、至少一个底层芯片、至少一个上层芯片以及至少一个第一介质层；所述方法包括：在所述至少一个载片台上设置所述底层芯片；在所述底层芯片上设置所述第一介质层，以所述第一介质层置于所述底层芯片的上方；在所述第一介质层的上方设置所述上层芯片，以上所述上层芯片置于所述第一介质层的上方；其中，通过调整所述第一介质层的倾斜角度能够调整所述底层芯片与所述上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。上述方案中，所述封装结构还包括：至少一个第二介质层；相应地，所述方法还包括：在所述至少一个上层芯片中第一层上层芯片的上方设置所述第二介质层，在所述第二介质层上的上方设置所述至少一个上层芯片中第二层上层芯片，其中，通过调整所述第二介质层的倾斜角度能够调整所述第一层上层芯片和所述第二层上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。上述方案中，所述封装结构还包括：塑封体；相应地，所述方法还包括：将所述至少一个载片台、至少一个底层芯片、至少一个上层芯片以及至少一个第一介质层进行封装，形成所述塑封体，以将所述至少一个载片台、至少一个底层芯片、至少一个上层芯片以及至少一个第一介质层封装于所述塑封体的内部。上述方案中，所述封装结构还包括：至少一个第三介质层和至少一个顶层芯片；相应地，所述方法还包括：在所述塑封体的上方设置所述第三介质层，在所述第三介质层的上方设置所述顶层芯片，其中，通过调整所述第三介质层的倾斜角度能够调整所述顶层芯片在所述塑封体上的位置，以便于增加所述至少一个载片台上堆叠的芯片的数量。本专利技术实施例所述的多芯片框架封装结构及其制造方法，能够通过各种倾斜角度的介质层，巧妙让芯片在角度上相互错开，让堆叠后的芯片有足够的空间来打线，所以，本专利技术实施例能够有效增加框架SIP封装合封芯片的数目，满足了封装多样化的需求，而且，有效解决现有SiP框架封装结构对于多芯片封装时芯片数目的受限的问题，增加了堆叠芯片的数量，为适应目前对于更轻更薄的产品应用需求奠定了基础。附图说明在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。图1为本专利技术实施例多芯片框架封装结构的结构示意图一；图2至图4为本专利技术实施例多芯片框架封装结构在制造过程中的结构示意图；图5为本专利技术实施例多芯片框架封装结构的结构示意图二；图6为本专利技术实施例多芯片框架封装结构的结构示意图二。具体实施方式为了能够更加详尽地了解本专利技术的特点与
技术实现思路
，下面结合附图对本专利技术的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本专利技术。实施例一本实施例提供了一种多芯片框架封装结构；本实施例所述的多芯片框架封装结构能够有效增加框架SIP封装合封芯片的数目，满足了封装多样化的需求，而且，有效解决现有SiP框架封装结构对于多芯片封装时芯片数目的受限的问题；具体地，所述多芯片框架封装结构包括：至少一个载本文档来自技高网...

【技术保护点】
一种多芯片框架封装结构，其特征在于，所述封装结构包括：至少一个载片台、至少一个底层芯片以及至少一个上层芯片；所述至少一个载片台用于容置所述至少一个底层芯片和所述至少一个上层芯片；所述封装结构还包括：至少一个第一介质层；其中，所述第一介质层置于所述底层芯片的上方；所述上层芯片置于所述第一介质层的上方；通过调整所述第一介质层的倾斜角度能够调整所述底层芯片与所述上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。

【技术特征摘要】
1.一种多芯片框架封装结构，其特征在于，所述封装结构包括：至少一个载片台、至少一个底层芯片以及至少一个上层芯片；所述至少一个载片台用于容置所述至少一个底层芯片和所述至少一个上层芯片；所述封装结构还包括：至少一个第一介质层；其中，所述第一介质层置于所述底层芯片的上方；所述上层芯片置于所述第一介质层的上方；通过调整所述第一介质层的倾斜角度能够调整所述底层芯片与所述上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。2.根据权利要求1所述的多芯片框架封装结构，其特征在于，所述封装结构还包括：至少一个第二介质层；所述第二介质层置于所述至少一个上层芯片中第一层上层芯片的上方，所述至少一个上层芯片中第二层上层芯片置于所述第二介质层的上方；其中，通过调整所述第二介质层的倾斜角度能够调整所述第一层上层芯片和所述第二层上层芯片之间的位置关系，以便于增加所述至少一个载片台上堆叠的芯片的数量。3.根据权利要求1或2所述的多芯片框架封装结构，其特征在于，所述封装结构还包括：接地平面、介质框架以及引出引脚；其中，所述接地平面，用于连接所述底层芯片和/或所述上层芯片上需要接地的焊盘；所述引出引脚，用于连接所述底层芯片和/或所述上层芯片上需要外接引出的焊盘；所述介质框架，用于将所述至少一个载片台、所述接地平面及所述引出引脚之间连接起来，并用于支撑所述多芯片框架封装结构，以保证所述多芯片框架封装结构的结构牢固。4.根据权利要求1或2所述的多芯片框架封装结构，其特征在于，所述封装结构还包括：塑封体；所述塑封体，用于将所述至少一个载片台、至少一个底层芯片、至少一个上层芯片以及至少一个第一介质层封装，以将所述至少一个载片台、至少一个底层芯片、至少一个上层芯片以及至少一个第一介质层封装于所述塑封体的内部。5.根据权利要求4所述的多芯片框架封装结构，其特征在于，所述封装结构还包括：至少一个第三介质层和至少一个顶层芯片；所述第三介质层置于所述塑封体的上方，所述顶层芯片置于所述第三介质层的上方，通过调整所述第三介质层的倾斜角度能够调整所述顶层芯片在所述塑封体上的位置，以便于增加所述至少一个载片台上堆叠的芯片的数量。6.根据权利要求1或2所述的多芯...

【专利技术属性】
技术研发人员：谢业磊，
申请(专利权)人：深圳市中兴微电子技术有限公司，
类型：发明
国别省市：广东,44