积层体基板、导电性基板、积层体基板的制造方法、导电性基板的制造方法技术

提供一种积层体基板，具备：透明基材；及积层体，形成在所述透明基材的至少一个表面侧。所述积层体具有：低反射率合金层，含有铜和镍；及铜层。所述低反射率合金层所包含的所述铜和所述镍中的所述镍的比例为30质量％以上且85质量％以下。

Manufacturing method of layer substrate, conductive substrate, layer substrate and manufacturing method of conductive substrate

A layer substrate is provided with a transparent substrate and a layer body formed on at least one surface side of the transparent substrate. The alluvium has a low reflectivity alloy layer, containing copper and nickel; and copper layer. The ratio of the nickel contained in the low reflectivity alloy layer is above 30 mass% and below 85 mass%.

【技术实现步骤摘要】
【国外来华专利技术】积层体基板、导电性基板、积层体基板的制造方法、导电性基板的制造方法
本专利技术涉及积层体(层叠体)基板、导电性基板、积层体基板的制造方法、导电性基板的制造方法。
技术介绍
如专利文献1所述，以往使用了一种在透明高分子膜等透明基材的表面上作为透明导电膜形成了ITO(氧化铟-锡)膜的触屏(touchpanel)用透明导电性膜。然而，近年具备触屏的显示器正趋于大画面化，与此相应地，触屏用透明导电性膜等导电性基板也被要求大面积化。但是，由于ITO的电阻值较高，故存在不能应对导电性基板的大面积化的问题。为此，例如，如专利文献2、3所述进行了使用铜等配线取代ITO配线的研究。然而，例如在配线中使用铜的情况下，由于铜具有金属光泽，故存在反射会导致显示器的视认性下降的问题。因此，进行了与铜等配线一起在配线的与透明基材表面平行的表面上形成了由黑色材料构成的黑化层的导电性基板的研究。[现有技术文献][专利文献][专利文献1]日本国特开2003-151358号公报[专利文献2]日本国特开2011-018194号公报[专利文献3]日本国特开2013-069261号公报
技术实现思路
[专利技术要解决的课题]然而，就在透明基材上具备铜配线的导电性基板而言，其是在获得了于透明基材表面形成了铜层的积层体基板之后，藉由将铜层蚀刻为预期的配线图案以形成铜配线的方式而获得的。此外，就在透明基材上具有黑化层和铜配线的导电性基板而言，其是在获得了于透明基材表面依次进行了黑化层和铜层的积层的积层体基板之后，藉由将黑化层和铜层蚀刻为预期的配线图案以形成配线的方式而获得的。藉由对黑化层和铜层进行蚀刻，例如，如图1A所示可作为在透明基材1上进行了被图案化了的黑化层2和对铜层进行图案化而成的铜配线3的积层的导电性基板。在此情况下，被图案化了的黑化层2的宽度WA和铜配线3的宽度WB较佳为大致相同。但是，存在铜层和黑化层相对蚀刻液的反应性大不相同的问题。即，如果想同时对铜层和黑化层进行蚀刻，则存在无论哪个层都不能被蚀刻成如图1A所示的目标形状的问题。例如，在黑化层的蚀刻速度与铜层相比很慢的情况下，如图1B所示，就作为被图案化了的铜层的铜配线3而言，会产生其侧面被蚀刻的所谓的侧蚀(sideetching)。为此，金属配线3的截面形状容易变成下部较宽的梯形形状，如果进行至可确保金属配线3之间的电绝缘性的蚀刻，则存在配线间距宽度过宽的问题。另外，在黑化层的蚀刻速度与铜层相比很快的情况下，如图1C所示，会存在被图案化了的黑化层2的宽度(底部宽度)WA变为小于铜配线3的宽度WB的状态、即、发生所谓的底切(undercut)的情况。发生了这样的底切之后，基于该底切的量，会存在与预定的铜配线3的宽度WB相比，作为与透明基材1进行密着的密着宽度的被图案化了的黑化层2的底部宽度WA变小，如果密着宽度的比率低至一定程度以上，则无法获得足够的配线密着强度的问题。此外，在不同时对铜层和黑化层进行蚀刻，而是采用不同的步骤来实施铜层的蚀刻和黑化层的蚀刻的情况下，还存在步骤数会增加的问题。鉴于上述现有技术的问题，本专利技术的目的在于，提供一种具备可同时进行蚀刻处理的铜层和低反射率合金层的积层体基板。[用于解决课题的手段]为了解决上述课题，本专利技术提供一种积层体基板，具备：透明基材；及积层体，形成在所述透明基材的至少一个表面侧，其中，所述积层体具有含有铜和镍的低反射率合金层；及铜层，其中，所述低反射率合金层所包含的所述铜和所述镍中的所述镍的比例为30质量％以上且85质量％以下。[专利技术效果]根据本专利技术，能够提供一种具备可同时进行蚀刻处理的铜层和低反射率合金层的积层体基板。附图说明[图1A]在先前的导电性基板中同时对铜层和黑化层进行蚀刻的情况的说明图。[图1B]在先前的导电性基板中同时对铜层和黑化层进行蚀刻的情况的说明图。[图1C]在先前的导电性基板中同时对铜层和黑化层进行蚀刻的情况的说明图。[图2A]本专利技术的实施方式的积层体基板的截面图。[图2B]本专利技术的实施方式的积层体基板的截面图。[图3A]本专利技术的实施方式的积层体基板的截面图。[图3B]本专利技术的实施方式的积层体基板的截面图。[图4]本专利技术的实施方式的具备网状(mesh)配线的导电性基板的俯视图。[图5]沿图4的A-A’线的截面图。[图6]卷对卷(rolltoroll)溅射装置的说明图。具体实施方式以下对本专利技术的积层体基板、导电性基板、积层体基板的制造方法及导电性基板的制造方法的实施方式进行说明。(积层体基板和导电性基板)本实施方式的积层体基板可具备透明基材和在透明基材的至少一个表面侧所形成的积层体。此外，积层体具有含有铜和镍的低反射率合金层、及铜层，低反射率合金层所包含的铜和镍中的镍的比例可为30质量％以上且85质量％以下。需要说明的是，本实施方式的积层体基板是指，在透明基材表面上具有图案化之前的铜层和/或低反射率合金层的基板。此外，导电性基板是指，在透明基材表面上具有被图案化为配线形状的铜配线层和/或低反射率合金配线层的配线基板。这里，首先对本实施方式的积层体基板所包含的各部件在以下进行说明。作为透明基材对其并无特别限定，较佳可使用能使可视光透过的高分子膜、玻璃基板等。作为能使可视光透过的高分子膜，例如较佳可使用聚酰胺(PA)系薄膜、聚对苯二甲酸乙二酯(PET)系薄膜，聚萘二甲酸乙二醇酯(PEN)系薄膜、环烯烃(cycloolefin)系薄膜、聚酰亚胺(PI)系薄膜、聚碳酸酯(PC)系薄膜等树脂膜。对透明基材的厚度并无特别限定，可根据作为导电性基板时所要求的强度和/或光的透过率等进行任意选择。作为透明基材的厚度，例如可为10μm以上且250μm以下。特别在用于触屏的用途的情况下，较佳为20μm以上且200μm以下，优选为20μm以上且120μm以下。在用于触屏的用途的情况下，例如尤其是在需要使显示器的整体厚度薄化的用途中，透明基材的厚度较佳为20μm以上且100μm以下。接下来对积层体进行说明。积层体可形成在透明基材的至少一个表面侧，并具有低反射率合金层和铜层。这里，首先对铜层进行说明。对铜层并无特别限定，然而，为了不降低光的透过率，铜层和透明基材之间、或铜层和低反射率合金层之间较佳为不配置黏接剂。即，铜层较佳为直接形成在其他部件的上表面上。为了在其他部件的上表面上直接形成铜层，可采用溅射法、离子镀法、蒸镀法等干式镀法形成铜薄膜层，并将该铜薄膜层作为铜层。此外，在使铜层更厚的情况下，较佳为在采用干式镀法形成铜薄膜层之后再使用湿式镀法。即，例如在透明基材或低反射率合金层上采用干式镀法形成铜薄膜层之后，可将该铜薄膜层作为供电层，并采用湿式镀法形成镀铜层。在此情况下，铜层具有铜薄膜层和镀铜层。如上所述，藉由仅采用干式镀法或藉由采用干式镀法和湿式镀法的组合来形成铜层，可在透明基材或低反射率合金层上不介由黏接剂而直接形成铜层，故为较佳。对铜层的厚度并无特别限定，在将铜层使用为配线的情况下，可根据该配线的电阻值、配线宽度等进行任意选择。特别地，为了可充分地进行电气流动，铜层的厚度较佳为50nm以上，优选为60nm以上，最好为150nm以上。对铜层厚度的上限值并无特别限定，然而，如果铜层过厚，则由于为了形成配线而进行蚀刻时该蚀刻所需的时间变长，故容本文档来自技高网...

【技术保护点】
一种积层体基板，具有：透明基材；及积层体，形成在所述透明基材的至少一个表面侧，其中，所述积层体具有含有铜和镍的低反射率合金层；及铜层，其中，所述低反射率合金层所包含的所述铜和所述镍中的所述镍的比例为30质量％以上且85质量％以下。

【技术特征摘要】
【国外来华专利技术】2015.09.28 JP 2015-1899361.一种积层体基板，具有：透明基材；及积层体，形成在所述透明基材的至少一个表面侧，其中，所述积层体具有含有铜和镍的低反射率合金层；及铜层，其中，所述低反射率合金层所包含的所述铜和所述镍中的所述镍的比例为30质量％以上且85质量％以下。2.根据权利要求1所述的积层体基板，其中：所述积层体具有第1低反射率合金层和第2低反射率合金层作为所述低反射率合金层，所述铜层配置在所述第1低反射率合金层和所述第2低反射率合金层之间。3.根据权利要求1或2所述的积层体基板，其中：波长为400nm以上且700nm以下的光的正反射率的平均值为55％以下。4.一种导电性基板，具备：透明基材；及金属细线，形成在所述透明基材的至少一个表面侧，其中，所述金属细线为积层体，该积层体具有含有铜和镍的低反射率合金配线层；及铜配线层，其中，所述低反射率合金配线层所包含的所述铜和所述镍中的所述镍的比例为30质量％以上且85质量％以下。5.根据权利要求4所述的导电性基板，其中：所述金属细线具有第1低反射率合金配线层和第2低反射率合金配线层作为所述低反射率合金配线层，所述铜配线层配置在所述第1低反射率合金配线层和所述第2低反射率合金配线层之间。6.根据权利要求4或5所述的导电性基板，其中：所述金属细线之间设置有露出所述透明基材的开口部，所述开口部的波长为400nm以上且700...

【专利技术属性】
技术研发人员：永田纯一，
申请(专利权)人：住友金属矿山股份有限公司，
类型：发明
国别省市：日本,JP