接收电路以及半导体集成电路制造技术

本发明专利技术的课题在于提供能够抑制电路规模增大，并与多个调制方式对应的接收电路。具备具有进行接收信号的电平的判定的多个比较电路的判定电路、和基于比较电路的输出生成数字信号的逻辑电路，判定电路在上述接收信号是作为多值信号的第一信号时使用第一数目的上述比较电路来进行判定，在上述接收信号是作为可取的值的数目比第一信号的可取的值的数目少的信号的第二信号时使用比第一数目的比较电路少的第二数目的比较电路来进行判定，逻辑电路在上述接收信号是第一信号时，作为对多个比较电路的输出进行解码生成数字信号的解码器进行动作，在上述接收信号为第二信号时，作为选择数字信号的生成所使用的比较电路的输出的选择器进行动作。

Receiver circuits and semiconductor integrated circuits

The subject of the invention is to provide a receiving circuit that can suppress the enlargement of the circuit and correspond to a plurality of modulation modes. With the decision circuit, with the level of the received signal to determine the multiple comparison circuit and based on logic circuit generates a digital signal output by the comparison circuit, the judging circuit in the receiving signal is used as the first number of the first signal when the signal value of more than a circuit judge in the receiving signal is second the signal number as the desirable value than the number of desirable values of the first signal when using less than the first number of the second number less comparison circuit comparison circuit judge logic circuit in the receiving signal is the first signal, as the decoder generates a digital signal to a comparison circuit. The output of the action in the receiving signal is second signal, as the output of the comparison circuit generates a digital signal selection by the use of the The selector performs the action.

【技术实现步骤摘要】
接收电路以及半导体集成电路
本专利技术涉及接收电路以及半导体集成电路。
技术介绍
并串行转换器/串并行转换器(SerDes：Serializer/De-serializer)的接收电路的前端部的构成例如图6所示。图6示出接收“0”或者“1”的二值的NRZ(NonReturntoZero：不归零码)信号的NRZ接收电路的例子。图6所示的接收电路利用放大器601放大输入到串行信号输入端子的二值的NRZ信号SIN，比较电路602L具有的比较器602－L0、602－L1以及比较电路602H具有的比较器602－H0、602－H1分别进行“0”以及“1”的判定并输出判定结果。在图6中，示出通过比较器602－L0、602－L1、602－H0、602－H1以数据速率的一半的周期对数据进行取样的半速率构成的例子。另外，示出通过比较电路602C具有的比较器602－C0、602－C1进行二值的NRZ信号所涉及的边界检测，时钟数据恢复电路利用2x取样的相位比较器进行动作的构成的例子。因此，如图6所示，供给分别与0度、90度、180度、270度的相位对应的四相的时钟I、Q、IX、QX。基于时钟I、IX控制判定本文档来自技高网...

【技术保护点】
一种接收电路，其特征在于，具有：判定电路，其具有进行接收信号的电平的判定的第一数目的比较电路，在上述接收信号是作为多值信号的第一信号时使用上述第一数目的上述比较电路来进行判定，在上述接收信号是作为可取的值的数目比上述第一信号的可取的值的数目少的信号的第二信号时使用比上述第一数目的比较电路少的第二数目的上述比较电路来进行判定；以及逻辑电路，其基于上述比较电路的输出来生成数字信号，且在上述接收信号为上述第一信号时，作为对多个上述比较电路的输出进行解码来生成上述数字信号的解码器进行动作，在上述接收信号为上述第二信号时，作为选择上述数字信号的生成所使用的上述比较电路的输出的选择器进行动作。

【技术特征摘要】
2016.10.06 JP 2016-1983081.一种接收电路，其特征在于，具有：判定电路，其具有进行接收信号的电平的判定的第一数目的比较电路，在上述接收信号是作为多值信号的第一信号时使用上述第一数目的上述比较电路来进行判定，在上述接收信号是作为可取的值的数目比上述第一信号的可取的值的数目少的信号的第二信号时使用比上述第一数目的比较电路少的第二数目的上述比较电路来进行判定；以及逻辑电路，其基于上述比较电路的输出来生成数字信号，且在上述接收信号为上述第一信号时，作为对多个上述比较电路的输出进行解码来生成上述数字信号的解码器进行动作，在上述接收信号为上述第二信号时，作为选择上述数字信号的生成所使用的上述比较电路的输出的选择器进行动作。2.根据权利要求1所述的接收电路，其特征在于，上述第二信号是二值的信号，在上述接收信号为上述第二信号时上述判定电路使用第一上述比较电路以及第二上述比较电路来进行判定，上述第一比较电路的阈值与上述第二比较电路的阈值不同，在上述接收信号为上述第二信号时，若第一期间前的数据是上述二值中的第一值则上述逻辑电路选择上述第一比较电路的输出作为上述数字信号的生成所使用的上述比较电路的输出，若上述第一期间前的数据是上述二值中的第二值则上述逻辑电路选择上述第二比较电路的输出作为上述数字信号的生成所使用的上述比较电路的输出。3.根据权利要求1所述的接收电路，其特征在于，上述第一数目与比上述第一信号可取的值的数目少1的数目相等，在上述接收信号为上述第一信号时上述第一数目的上述比较电路的阈值相互不同。4.根据权利要求1所述的接收电路，其特征在于，在接收信号为上述第二信号时，使判定所不使用的上述比较电路的动作停止。5.根据权利要求4所述的接收电路，其特征在于，通过停止对判定所不使用的上述比较电路的用于控制上述比较电路的动作定时的时钟的供给来使动作停止。6.根据权利要求1所述的接收电路，其特征在于，控制信号表示上述接收信号是上述第一信号还是上述第二信号，上述逻辑电路基于上述控制信号来切换作为上述解码器进行动作还是作为上述选择器进行动作。7.根据权利要求1所述的接收电路，其特征在于，在上述接收信号为上述第一信号时，上述逻辑电路输出对多个上述比较电路的输出进行逻辑运算后的结...

【专利技术属性】
技术研发人员：工藤真大，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：日本,JP