低压静电保护电路、芯片电路及其静电保护方法技术

本发明专利技术提供一种低压静电保护电路、芯片电路及其静电保护方法，保护电路包括第一保护单元及第二保护单元，第一保护单元包含第一二极管及第二二极管，第一二极管的阳极与第二二极管的阴极相连且作为保护电路的第一接入端，第一二极管的阴极与第二二极管的阳极相连且作为第一保护单元的串接端，第二保护单元包含第三二极管及第四二极管，第三二极管的阳极与第四二极管的阴极相连且作为第二保护单元的串接端，第三二极管的阴极与第四二极管的阳极相连且作为保护电路的第二接入端，第一保护单元的串接端与第二保护单元的串接端相连。通过本发明专利技术解决了现有芯片设计中，根据不同位置的应用需要设计不同结构的静电保护电路，耗费大量设计时间的问题。

【技术实现步骤摘要】
低压静电保护电路、芯片电路及其静电保护方法
本专利技术涉及一种集成电路领域，特别是涉及一种低压静电保护电路、芯片电路及其静电保护方法。
技术介绍
静电释放(ElectrostaticDischarge，ESD)保护对集成电路来说是非常重要的，在集成电路设计领域已经进行了许多研究。无论是在电子设备的正常使用、运输和库存中、还是在生产装配各种集成电路元件的过程中都有可能发生静电释放。这些难以正确预见和防范的静电释放会损坏集成电路，产生不良率，甚至导致严重的损失。在目前的集成电路设计和制造中都会特别注意静电释放保护电路的设计。现有芯片设计中，一般会在电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间、及信号输出端与接地端之间分别设计不同结构的静电保护电路，以实现其静电保护功能。而且，随着芯片的功能越来越强大，一个芯片中常常有多个电源域；而对于具有不同电源域的芯片，就需要更多不同结构的静电保护电路以满足其静电保护功能；因此，在芯片设计过程中，静电保护电路的设计将会耗费大量时间。鉴于此，有必要设计一种新的低压静电保护电路、芯片电路及其静电保护方法用以解决上述技术问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种低压静电保护电路、芯片电路及其静电保护方法，用于解决现有芯片设计中，根据不同位置的应用需要设计不同结构的静电保护电路，耗费大量设计时间的问题。为实现上述目的及其他相关目的，本专利技术提供一种低压静电保护电路，所述保护电路包括第一保护单元及第二保护单元，所述第一保护单元包含第一二极管及第二二极管，所述第一二极管的阳极与所述第二二极管的阴极相连且作为所述保护电路的第一接入端，所述第一二极管的阴极与所述第二二极管的阳极相连且作为所述第一保护单元的串接端，所述第二保护单元包含第三二极管及第四二极管，所述第三二极管的阳极与所述第四二极管的阴极相连且作为所述第二保护单元的串接端，所述第三二极管的阴极与所述第四二极管的阳极相连且作为所述保护电路的第二接入端，所述第一保护单元的串接端与所述第二保护单元的串接端相连。优选地，所述第一二极管、所述第二二极管、所述第三二极管及所述第四二极管选自于雪崩二极管和瞬态电压抑制二极管的其中一种。本专利技术还提供了一种具有低压静电保护电路的芯片电路，所述芯片电路包括电源端、信号输入端、接地端、信号输出端以及如权利要求1所述的低压静电保护电路，其中，所述低压静电保护电路至少设于所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间，其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。优选地，所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设有所述低压静电保护电路。优选地，所述电源端与所述接地端之间设有所述低压静电保护电路。优选地，所述芯片电路还包括与所述信号输入端连接的输入缓冲电路，所述输入缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，同时与所述信号输入端连接，所述PMOS管的漏极与所述NMOS管的漏极连接，所述NMOS管的源极与所述接地端连接。优选地，所述芯片电路还包括与所述信号输出端连接的输出缓冲电路，所述输出缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，所述PMOS管的漏极与所述NMOS管的漏极连接，同时与所述信号输出端连接，所述NMOS管的源极与接地端连接。优选地，所述芯片电路包括至少两个不同的电源域，其中，不同电源域的电源端之间设有所述低压静电保护电路，不同电源域的接地端之间设有所述低压静电保护电路。本专利技术还提供了一种芯片电路的静电保护方法，所述保护方法包括：通过在电源端、信号输入端、接地端及信号输出端所组成群组的其中两个之间设一如权利要求1所述的低压静电保护电路，以实现所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间的双向静电保护；其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。优选地，通过在所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设置所述低压静电保护电路，以实现所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间的双向静电保护。优选地，通过在所述电源端与所述接地端之间设置所述低压静电保护电路，以实现所述电源端与所述接地端之间的双向静电保护。优选地，通过在所述芯片电路中不同电源域的电源端之间及接地端之间设置所述低压静电保护电路，实现不同电源域之间的双向静电保护。如上所述，本专利技术的低压静电保护电路、芯片电路及其静电保护方法，具有以下有益效果：1.通过本专利技术提供的一种低压静电保护电路，可同时用于电源端与信号输入端之间、信号输入端与接地端之间、电源端与信号输出端之间、信号输出端与接地端之间、及电源端与接地端之间的静电保护，解决了芯片设计过程中需要设计多种静电保护电路，耗费大量设计时间的问题。2.本专利技术提供的低压静电保护电路，具有较好的灵活性，可根据电源电压的大小及二极管导通电压的大小，通过串联不同数量的保护电路实现对不同电源端的静电保护，即本专利技术提供的低压静电保护电路，可同时用于不同电源域之间的静电保护。附图说明图1显示为本专利技术实施例一所述低压静电保护电路的电路图。图2显示为本专利技术实施例二所述芯片电路的电路图。图3显示为本专利技术实施例二所述芯片电路的电路图。元件标号说明10低压静电保护电路11第一低压静电保护电路12第二低压静电保护电路100第一保护单元101第一二极管102第二二极管200第二保护单元201第三二极管202第四二极管20信号输入端30信号输出端40输入缓冲电路50输出缓冲电路60内部电路具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一如图1所示，本实施例提供一种低压静电保护电路，所述保护电路10包括第一保护单元100及第二保护单元200，所述第一保护单元100包含第一二极管101及第二二极管102，所述第一二极管101的阳极与所述第二二极管102的阴极相连且作为所述保护电路10的第一接入端A，所述第一二极管101的阴极与所述第二二极管102的阳极相连且作为所述第一保护单元100的串接端B，所述第二保护单元200包含第三二极管201及第四二极管202，本文档来自技高网...

【技术保护点】
一种低压静电保护电路，其特征在于，所述保护电路包括第一保护单元及第二保护单元，所述第一保护单元包含第一二极管及第二二极管，所述第一二极管的阳极与所述第二二极管的阴极相连且作为所述保护电路的第一接入端，所述第一二极管的阴极与所述第二二极管的阳极相连且作为所述第一保护单元的串接端，所述第二保护单元包含第三二极管及第四二极管，所述第三二极管的阳极与所述第四二极管的阴极相连且作为所述第二保护单元的串接端，所述第三二极管的阴极与所述第四二极管的阳极相连且作为所述保护电路的第二接入端，所述第一保护单元的串接端与所述第二保护单元的串接端相连。

【技术特征摘要】
1.一种低压静电保护电路，其特征在于，所述保护电路包括第一保护单元及第二保护单元，所述第一保护单元包含第一二极管及第二二极管，所述第一二极管的阳极与所述第二二极管的阴极相连且作为所述保护电路的第一接入端，所述第一二极管的阴极与所述第二二极管的阳极相连且作为所述第一保护单元的串接端，所述第二保护单元包含第三二极管及第四二极管，所述第三二极管的阳极与所述第四二极管的阴极相连且作为所述第二保护单元的串接端，所述第三二极管的阴极与所述第四二极管的阳极相连且作为所述保护电路的第二接入端，所述第一保护单元的串接端与所述第二保护单元的串接端相连。2.根据权利要求1所述的低压静电保护电路，其特征在于，所述第一二极管、所述第二二极管、所述第三二极管及所述第四二极管选自于雪崩二极管和瞬态电压抑制二极管的其中一种。3.一种具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路包括电源端、信号输入端、接地端、信号输出端以及如权利要求1所述的低压静电保护电路，其中，所述低压静电保护电路至少设于所述电源端、所述信号输入端、所述接地端及所述信号输出端所组成群组的其中两个之间，其中，所述低压静电保护电路的串联数量不小于所述电源端的电压与二极管导通电压的比值。4.根据权利要求3所述的具有低压静电保护电路的芯片电路，其特征在于，所述电源端与所述信号输入端之间、所述信号输入端与所述接地端之间、所述电源端与所述信号输出端之间及所述信号输出端与所述接地端之间均设有所述低压静电保护电路。5.根据权利要求4所述的具有低压静电保护电路的芯片电路，其特征在于，所述电源端与所述接地端之间设有所述低压静电保护电路。6.根据权利要求3所述的具有低压静电保护电路的芯片电路，其特征在于，所述芯片电路还包括与所述信号输入端连接的输入缓冲电路，所述输入缓冲电路包括PMOS管和NMOS管，其中，所述PMOS管的源极接电源端，所述PMOS管的栅极与所述NMOS管的栅极连接，同时与所述信号输入端连接，所述PMOS管的漏极与所述NMOS...

【专利技术属性】
技术研发人员：洪根刚，
申请(专利权)人：睿力集成电路有限公司，
类型：发明
国别省市：安徽,34