受保护的电子芯片制造技术

公开了受保护的电子芯片。一种电子芯片，包括：第一导电类型的掺杂半导体衬底、覆盖该衬底的第二导电类型的掺杂掩埋层以及覆盖该掩埋层的该第一导电类型的第一掺杂阱。电路部件可以形成在该第一掺杂阱的顶表面处并与该掩埋层分隔开。电流检测器耦合到该掩埋层并且被配置成用于检测流入或流出该掩埋层的偏置电流。

【技术实现步骤摘要】
受保护的电子芯片相关申请的交叉引用本申请要求于2016年9月30日提交的法国专利申请号1659451的优先权权益，该专利申请的内容在法律允许的最大程度上通过引用以其全文结合在此。
本申请涉及电子芯片，例如涉及被保护免受攻击的电子芯片。
技术介绍
电子芯片(诸如银行卡芯片)包含很可能被剽窃者觊觎的机密数据。为了获得此信息，剽窃者可以通过用激光脉冲扫描芯片的后表面来实施攻击。激光的影响会干扰芯片操作。观察这类干扰(有时被称为故障)的结果，使得剽窃者能够实施攻击。为了干扰芯片操作，剽窃者还可以使用探针接触后表面来施加正电势或负电势。期望保护电子芯片免受这类攻击(被称为故障注入攻击)，已知的设备具有各种缺点和实现问题。
技术实现思路
因此，实施例提供了一种电子芯片，该电子芯片包括：第一导电类型的掺杂半导体衬底、覆盖该衬底的第二导电类型的掺杂掩埋层以及覆盖该掩埋层的该第一导电类型的第一掺杂阱。与该掩埋层分隔开的电路形成在该第一阱的内部和顶部上和/或在形成于该第一阱中的第二阱的内部和顶部上。电流检测器用于对该掩埋层进行偏置。根据实施例，与掩埋层接触的第二导电类型的第一壁包围第一阱。根据实施例，与衬底接触的第一导电类型的第二壁包围第一壁。根据实施例，在掩埋层与第二阱之间，第一阱具有在从2μm到3μm范围内的厚度。根据实施例，掩埋层具有在2μm至3μm的范围内的厚度。根据实施例，当偏置电流的绝对值大于从2μA到50μA范围中的值时，检测器能够生成报警信号。实施例提供了一种保护上述芯片免受攻击的方法，包括：将该衬底和该第一阱偏置到一定参考电势；对该掩埋层进行偏置以阻断该掩埋层与该衬底之间的结以及该掩埋层和该第一阱之间的结；以及如果用于对所述掩埋层进行偏置的该电流大于阈值，则生成报警信号，该报警信号触发应对措施以停止该攻击。前述和其他特征和优势将结合附图在特定实施例的以下非限制性描述中详细讨论。附图说明图1和图2是展示了不同类型的电子芯片电路的局部简化横截面视图；图3A是被保护免受攻击的电子芯片的实施例的局部简化横截面视图；图3B是图3A的芯片的简化俯视图；以及图4展示了攻击检测器的实施例。具体实施方式已经在各种附图中使用相同参考标号来标示相同的元件，并且各种附图并未按比例绘制。为清楚起见，仅已经示出并详述了对于理解所描述的实施例有用的那些步骤和元件。具体而言，未示出模拟或数字电路以及存储器电路的细节。在下文的描述中，当引用限制相对位置的术语(如术语“顶部”、“底部”、“上部”、“下部”等)时，参考相关元件在相关横截面视图中的取向。图1是横截面视图，展示了包括在电子芯片中的被称为双阱电路的第一类型电路10的示例。电路10包括P沟道MOS晶体管TP和N沟道MOS晶体管TN。晶体管TP形成在位于P型掺杂衬底14的前表面中的N型掺杂阱12的内部和顶部上。晶体管TN形成在位于N阱12之间的衬底的部分16的内部和顶部上。N阱12在前表面处设置有偏置触点18。触点18连接到施加有高电势VH的节点。部分16在连接到地GND的前表面处设置有偏置触点20。晶体管TP和TN通过导体(未示出)连接，以形成在高电势VH1与低电势VL1之间供电的电路。电源电势VH1和VL1可以分别等于偏置电势VH和GND。晶体管TN、TP以及偏置触点18和20通过绝缘沟槽22彼此分隔开。图2是横截面视图，展示了包括在电子芯片中的被称为三阱电路的第二类型电路24的示例。电路24包括电路10的元件，将不再对其进行描述。在电路24中，N阱12聚集在深阱26中，该深阱具有形成在其中的P阱16，并且P阱16的偏置触点20连接到施加有低电势VL的节点，该低电势可以不同于地GND。如前序部分所指出的，芯片的电路可以包含剽窃者所觊觎的机密信息。剽窃者很可能尝试通过故障注入攻击来获得此信息。为了实现这一点，剽窃者可以首先用红外相机从后表面观察芯片的不同电路，并且然后选择所要攻击的电路。剽窃者可以用激光脉冲28攻击电路。在如图1中所展示的双阱类型电路的情况下，脉冲在N阱12与P衬底14之间的PN结附近产生电子-空穴对。这些电子由存在于PN结附近的电场分隔开。这些电子前往N阱12的高电势，而这些空穴前往相邻P部分16的低电势。这导致了从N阱12流向P部分16的电流IL。分别存在于阱12和部分16中的电子和空穴干扰了晶体管TN和TP的操作。在三阱类型电路的情况下，激光脉冲产生从N阱26到P阱16的光电流IL1以及从N阱26到P衬底14的光电流IL2，这些光电流干扰晶体管的操作。剽窃者还可以通过使用探针(未示出)施加电势(例如，在后表面上施加的几十伏的正电势)来攻击电路。在三阱类型电路的示例中，P衬底14与N阱26之间的PN结是正向偏置的。由P阱16、N阱26和P衬底14形成的双极型晶体管具有正向偏置的基极-发射极结，并因此具有导电性。由此，剽窃者将电荷注入到N阱26和P阱16中，这干扰了晶体管TN和TP的操作。在此期望保护双阱类型或三阱类型的电路免受这种攻击，其中，这些电路可以是数字电路或模拟电路。在此还期望保护其它类型的电路，例如包括双极型晶体管和/或其他类型的半导体部件和/或诸如电容器或电阻器等部件的电路。进一步期望保护存储器电路，即，包括存储器点组件(例如存储器点阵列)的电路。图3A和图3B展示了被保护免受故障注入攻击的芯片30的实施例。图3A是局部简化横截面视图，并且图3B是以不同比例缩放的俯视图。作为示例，芯片30包括图1类型的电路10，图2类型的电路24以及形成在半导体晶片33的前表面处的存储器电路32(MEM)。图3A中所展示的电路10、24和32位于图3B所示的保护区域34(IC)中，其中，这些电路未示出。芯片30包括位于P型掺杂层37下方的N型掺杂掩埋层36。电路10、24和32形成在层37的内部和顶部上。P层37与掩埋层36接触，而电路10、24和32的元件并非一直延伸到掩埋层36。N型掩埋层36的外围与N型壁38接触，该N型壁在位于保护区域34周围的晶片33的部分中从前表面延伸。因此，由掩埋层36和壁38界定的层37形成阱37。作为示例，壁38整体地包围保护区域34。壁38顶部有连接到施加有高偏置电势VDD的节点42的触点40。触点40连接到用于对掩埋层36进行偏置的电流I(即，由埋层36吸收的或源自其的电流)的检测器44(DET)。该检测器可以位于保护区域34中。位于掩埋层36下方的晶片33的部分对应于P型掺杂衬底46。衬底46与P型掺杂的外围壁48接触，该P型掺杂的外围壁一直延伸到前表面。P壁48通过触点52连接到地GND，并且P阱37通过触点54连接到地GND。作为示例，电路10和24的N阱12和26可以穿透进入P阱37下至小于2μm的深度。N阱12和26的下层与掩埋层36的上层之间的阱37的厚度可以在2μm至3μm的范围内。掩埋层36可以具有在从2μm至3μm范围内的厚度。在正常操作中，即，在没有攻击的情况下，掩埋层36与周围P型掺杂区46和37之间的PN结被反向偏置，并且掩埋层36的偏置电流I可忽略不计。在受到来自后表面的激光束28的攻击的情况下，光生电流I1从掩埋层36流向P衬底46，并且光生电流I2从掩埋层36流向P阱37。掩埋层36的包括本文档来自技高网...

【技术保护点】
一种电子芯片，包括：第一导电类型的掺杂半导体衬底；覆盖所述衬底的第二导电类型的掺杂掩埋层；覆盖所述掩埋层的所述第一导电类型的第一掺杂阱；电路部件，所述电路部件形成在所述第一掺杂阱的顶表面处并与所述掩埋层分隔开；以及电流检测器，所述电流检测器耦合到所述掩埋层并且被配置成用于检测流入或流出所述掩埋层的偏置电流。

【技术特征摘要】
2016.09.30 FR 16594511.一种电子芯片，包括：第一导电类型的掺杂半导体衬底；覆盖所述衬底的第二导电类型的掺杂掩埋层；覆盖所述掩埋层的所述第一导电类型的第一掺杂阱；电路部件，所述电路部件形成在所述第一掺杂阱的顶表面处并与所述掩埋层分隔开；以及电流检测器，所述电流检测器耦合到所述掩埋层并且被配置成用于检测流入或流出所述掩埋层的偏置电流。2.如权利要求1所述的芯片，进一步包括形成在所述第一掺杂阱中的第二掺杂阱，其中，所述电路部件中的一些电路部件形成在所述第二掺杂阱的顶表面处。3.如权利要求2所述的芯片，其中，所述第一阱在所述掩埋层与所述第二阱之间具有在2μm至3μm之间的厚度。4.如权利要求1所述的芯片，进一步包括与所述掩埋层接触并且包围所述第一阱的所述第二导电类型的第一壁。5.如权利要求4所述的芯片，进一步包括与所述衬底接触并且包围所述第一壁的所述第一导电类型的第二壁。6.如权利要求4所述的芯片，其中，所述检测器连接在被配置成用于承载电压电势的节点与所述第一壁之间。7.如权利要求6所述的芯片，其中，所述检测器包括：电阻器，所述电阻器耦合在被配置成用于承载所述电压电势的所述节点与所述第一壁之间；反相器，所述反相器具有耦合到被配置成用于承载所述电压电势的所述节点的输入端；比较器，所述比较器耦合在所述电阻器两端，所述比较器具有耦合到所述第一壁的正输入端以及耦合到被配置成用于承载所述电压电势的所述节点的负输入端；以及或门，所述或门具有耦合到所述反相器的输出端的第一输入端以及耦合到所述比较器的输出端的第二输入端。8.如权利要求1所述的芯片，其中，所述掩埋层具有在2μm至3μm之间的厚度。9.如权利要求1所述的芯片，其中，当所述偏置电流的绝对值大于阈值时，所述检测器能够生成报警信号。10.如权利要求9所述的芯片，其中，所述阈值在2μA至50μA之间。11.一种电子芯片，包括：第一导电类型的掺杂半导体衬底；覆盖所述衬底的第二导电类型的掺杂掩埋层；覆盖所述掩埋层的所述第一导电类型的第一掺杂阱；所述第二导电类型的第一壁，所述第一壁与所述掩埋层接触并且包围所述第一阱；电阻器，所述电阻器耦合在参考电压节点与所...

【专利技术属性】
技术研发人员：C·查姆佩克斯，N·博瑞尔，A·萨拉菲亚诺斯，
申请(专利权)人：意法半导体鲁塞公司，
类型：发明
国别省市：法国,FR