电路装置、物理量测定装置、电子设备和移动体制造方法及图纸

电路装置、物理量测定装置、电子设备和移动体。能够自主地生成第1信号，实现时间数字转换的高性能化。电路装置包含：时间数字转换电路，输入第1时钟频率(f1)的第1时钟信号(CK1)、与第1时钟频率(f1)不同的第2时钟频率(f2)的第2时钟信号(CK2)，将第1信号(STA)和第2信号(STP)的转变时刻的时间差(TDF)转换为数字值(DQ)；同步电路，使第1时钟信号、第2时钟信号的相位同步。时间数字转换电路在第1时钟信号、第2时钟信号的相位同步时刻(TM)后，根据第1时钟信号使第1信号的信号电平转变，进行第2信号和第2时钟信号的相位比较，求出与时间差对应的数字值，该第2信号的信号电平与第1信号对应地转变。

Circuit devices, physical measurement devices, electronic devices and mobile bodies

【技术实现步骤摘要】
电路装置、物理量测定装置、电子设备和移动体
本专利技术涉及电路装置、物理量测定装置、电子设备和移动体等。
技术介绍
以往，已知有将时间转换为数字值的时间数字转换电路。时间数字转换电路将第1信号(例如开始信号)和第2信号(例如停止信号)的转变时刻的时间差转换为数字值。作为具有这样的时间数字转换电路的电路装置的现有例，例如，已知专利文献1～4公开的现有技术。专利文献1：日本特开2009-246484号公报专利文献2：日本特开2007-110370号公报专利文献3：日本特开2010-119077号公报专利文献4：日本特开平5-87954号公报
技术实现思路
在专利文献1～3的现有技术中，使用所谓的游标延迟(vernierdelay)电路实现了时间数字转换。在游标延迟电路中，使用作为半导体元件的延迟元件实现时间数字转换。在专利文献4中公开了微小时间计测装置，该微小时间计测装置具有输出第1时钟脉冲的第1石英振荡器、输出第2时钟脉冲的第2石英振荡器、边沿一致检测电路、同步计数器、微型计算机和发送时刻控制部。边沿一致检测电路检测第1、第2时钟脉冲的同步点。同步计数器与第1、第2时钟脉冲同步地进行计数处本文档来自技高网...

【技术保护点】
一种电路装置，其特征在于，该电路装置包含：时间数字转换电路，其输入第1时钟频率的第1时钟信号和与所述第1时钟频率不同的第2时钟频率的第2时钟信号，将第1信号和第2信号的转变时刻的时间差转换为数字值；以及同步电路，其使所述第1时钟信号和所述第2时钟信号的相位同步，所述时间数字转换电路在所述第1时钟信号和所述第2时钟信号的相位同步时刻后，根据所述第1时钟信号使所述第1信号的信号电平转变，进行信号电平与所述第1信号对应地转变的所述第2信号和所述第2时钟信号的相位比较，从而求出与所述时间差对应的所述数字值。

【技术特征摘要】
2016.09.27 JP 2016-187913;2017.05.24 JP 2017-102221.一种电路装置，其特征在于，该电路装置包含：时间数字转换电路，其输入第1时钟频率的第1时钟信号和与所述第1时钟频率不同的第2时钟频率的第2时钟信号，将第1信号和第2信号的转变时刻的时间差转换为数字值；以及同步电路，其使所述第1时钟信号和所述第2时钟信号的相位同步，所述时间数字转换电路在所述第1时钟信号和所述第2时钟信号的相位同步时刻后，根据所述第1时钟信号使所述第1信号的信号电平转变，进行信号电平与所述第1信号对应地转变的所述第2信号和所述第2时钟信号的相位比较，从而求出与所述时间差对应的所述数字值。2.根据权利要求1所述的电路装置，其特征在于，所述时间数字转换电路在所述相位同步时刻后，按照所述第1时钟信号的每个时钟周期使所述第1信号的信号电平转变。3.根据权利要求2所述的电路装置，其特征在于，所述时间数字转换电路按照所述第1时钟信号的每个时钟周期，进行信号电平与所述第1信号对应地转变的所述第2信号和所述第2时钟信号的相位比较，从而求出与所述时间差对应的所述数字值。4.根据权利要求1至3中的任意一项所述的电路装置，其特征在于，所述同步电路在每个所述相位同步时刻使所述第1时钟信号和所述第2时钟信号的相位同步。5.根据权利要求1至4中的任意一项所述的电路装置，其特征在于，所述时间数字转换电路在所述相位同步时刻后，在所述第1信号的信号电平根据所述第1时钟信号转变、所述第2信号的信号电平与所述第1信号对应地转变的情况下，确定所述第2信号与所述第2时钟信号的相位的前后关系调换的时刻，从而求出与所述时间差对应的所述数字值。6.根据权利要求1至5中的任意一项所述的电路装置，其特征在于，所述时间数字转换电路以对应于所述第1时钟频率和所述第2时钟频率的频率差的分辨率进行时间数字转换。7.根据权利要求1至6中的任意一项所述的电路装置，其特征在于，在将所述相位同步时刻后的第i时钟周期中的所述第1时钟信号和所述第2时钟信号的转变时刻的时间差设为时钟间时间差TR＝i×Δt的情况下，所述时间数字转换电路以分辨率Δt进行时间数字转换。8.根据权利要求7所述的电路装置，其特征在于，在所述相位同步时刻后，在第j时钟周期内所述第2信号和所述第2时钟信号的相位的前后关系调换的情况下，所述时间数字转换电路求出与时钟间时间差TR＝j×Δt对应的数字值作为与所述时间差对应的所述数字值。9.根据权利要求1至8...

【专利技术属性】
技术研发人员：须藤泰宏，牧克彦，羽田秀生，堤昭夫，仓科隆，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：日本,JP