一种双路输出频率可调时钟信号发生器制造技术

一种双路输出频率可调时钟信号发生器包括占空比电压转换电路、延迟振荡电路。两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出。两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号。通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。本发明专利技术的双路压控结构使其输出的时钟频率信号更加高效且精准。针对电路系统对不同频率时钟信号的需求，本发明专利技术通过缩放输入差分信号的占空比，可在较宽频率范围内输出时钟信号。

【技术实现步骤摘要】
一种双路输出频率可调时钟信号发生器
本专利技术涉及时钟信号发生器的设计，具体涉及的是，一种双路输出频率可调时钟信号发生器的设计。
技术介绍
时钟信号发生器为电子系统提供稳定的时钟信号及基准信号，广泛应用于电子通讯系统、电子计时系统、控制器、计算机等电子电路中。目前普遍采用的时钟信号发生器多为石英晶体振荡器结构，其能够在各种环境条件下产生精准稳定的时钟频率信号。但随着电子集成技术的发展，石英晶体振荡器结构的时钟信号发生器的体积及功耗已不能满足需求。并且，电路系统的工作通常需要多种频率的时钟信号，一般的解决办法是采用多种时钟信号发生器。该方法不但增加了设计难度也增加了成本。本专利技术针对以上问题，提出了一种小体积、低功耗、输出频率可调的非晶振结构的时钟信号发生器。
技术实现思路
本专利技术所要解决的技术问题是提供一种双路输出频率可调时钟信号发生器。本专利技术的技术方案如下：一种双路输出频率可调时钟信号发生器包括占空比电压转换电路、延迟振荡电路。两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出。两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号。通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。一种双路输出频率可调时钟信号发生器中，占空比电压转换电路将输入差分信号转换为压控信号，并传输给延迟振荡电路。占空比电压转换电路主要包括1号差分信号输入端口，2号差分信号输入端口，1号延迟电路，1号缓冲器，2号缓冲器，1号与门，2号与门，7号至14号MOS管，1号电容，2号电容。其中1号差分信号输入端口连接1号延迟电路的1号输入端，2号差分信号输入端口连接1号延迟电路的2号输入端。1号延迟电路的1号输出端连接1号与门的下输入端，1号延迟电路的2号输出端连接2号与门的上输入端，1号延迟电路的3号输出端连接2号电容的上端。1号缓冲器的输入端连接1号差分信号输入端口，1号缓冲器的输出端连接7号MOS管的栅极。2号缓冲器的输入端连接2号差分信号输入端口，2号缓冲器的输出端连接10号MOS管的栅极。1号与门的上输入端连接1号差分信号输入端口，1号与门的输出端连接7号MOS管的源极。2号与门的下输入端连接2号差分信号输入端口，2号与门的输出端连接10号MOS管的源极。7号MOS管的源极连接8号MOS管的源极，7号MOS管的漏极连接8号MOS管的漏极。8号MOS管的栅极连接2号缓冲器的输出端。9号MOS管的栅极连接1号缓冲器的输出端，9号MOS管的源极连接10号MOS管的源极，9号MOS管的漏极连接10号MOS管的漏极。11号MOS管的栅极连接7号MOS管的栅极，11号MOS管的源极连接12号MOS管的源极并连接11号MOS管的漏极。12号MOS管的栅极连接10号MOS管的栅极，12号MOS管的源极连接12号MOS管的漏极。13号MOS管的栅极连接11号MOS管的栅极，13号MOS管的源极连接14号MOS管的源极并连接13号MOS管的漏极。14号MOS管的栅极连接12号MOS管的栅极，14号MOS管的源极连接14号MOS管的漏极。1号电容的上端连接8号MOS管的漏极，1号电容的下端接地。2号电容的上端连接10号MOS管的漏极，2号电容的下端接地。一种双路输出频率可调时钟信号发生器中，占空比电压转换电路中的延迟电路包括1号至5号MOS管，1号至2号输出入端，1号至3号输出端。其中1号MOS管的栅极连接3号输出端，1号MOS管的源极连接电源，1号MOS管的漏极连接1号输出端。2号MOS管的栅极连接2号输出端，2号MOS管的源极连接1号MOS管的源极，2号MOS管的漏极连接1号MOS管的漏极。3号MOS管的栅极连接1号输出端，3号MOS管的源极连接电源，3号MOS管的漏极连接2号输出端。4号MOS管的源极连接3号MOS管的源极，4号MOS管的漏极连接3号MOS管的漏极。5号MOS管的栅极连接1号输入端，5号MOS管的漏极连接1号输出端，5号MOS管的源极接地。6号MOS管的栅极连接2号输入端，6号MOS管的漏极连接2号输出端，6号MOS管的源极接地。一种双路输出频率可调时钟信号发生器中，延迟振荡电路接收压控信号，并输出两路频率相同的时钟信号。延迟振荡电路包括1号至4号延迟单元，1号时钟信号输出端口，2号时钟信号输出端口。其中1号延迟单元的1号输入端连接1号时钟信号输出端口，1号延迟单元的2号输入端连接2号时钟信号输出端口。1号延迟单元的1号控制端连接1号电容的上端，1号延迟单元的2号控制端连接2号电容的上端。1号延迟单元的1号输出端连接2号延迟单元的1号输入端，1号延迟单元的2号输出端连接2号延迟单元的2号输入端。2号延迟单元的1号控制端连接1号延迟单元的1号控制端，2号延迟单元的2号控制端连接1号延迟单元的2号控制端。2号延迟单元的1号输出端连接3号延迟单元的1号输入端，2号延迟单元的2号输出端连接3号延迟单元的2号输入端。3号延迟单元的1号控制端连接2号延迟单元的1号控制端，3号延迟单元的2号控制端连接2号延迟单元的2号控制端。3号延迟单元的1号输出端连接4号延迟单元的1号输入端，3号延迟单元的2号输出端连接4号延迟单元的2号输入端。4号延迟单元的1号控制端连接3号延迟单元的1号控制端，4号延迟单元的2号控制端连接3号延迟单元的2号控制端。4号延迟单元的1号输出端连接1号时钟信号输出端口，4号延迟单元的2号输出端连接2号时钟信号输出端。一种双路输出频率可调时钟信号发生器中，延迟振荡电路中的1号至4号延迟单元具有相同的内部结构，延迟单元包括15号至22号MOS管、1号至2号输入端，1号至2号控制端，1号至2号输出端。其中15号MOS管的栅极连接1号控制端，15号MOS管的源极连接电源，15号MOS管的漏极连接16号MOS管的源极。16号MOS管的栅极连接1号输出端，16号MOS管的漏极连接17号MOS管的漏极。17号MOS管的源极连接15号MOS管的源极，17号MOS管的栅极连接18号MOS管的漏极，17号MOS管的漏极连接20号MOS管的漏极。18号MOS管的源极连接17号MOS管的源极，18号MOS管的栅极连接17号MOS管的漏极，18号MOS管的漏极连接19号MOS管的漏极。19号MOS管的源极连接16号MOS管的源极，19号MOS管的栅极连接2号输出端，19号MOS管的漏极连接21号MOS管的漏极。20号MOS管的漏极连接1号输出端，20号MOS管的栅极连接1号输入端，20号MOS管的源极连接22号MOS管的漏极。21号MOS管的漏极连接2号输出端，21号MOS管的栅极连接2号输入端，21号MOS管的源极连接20号MOS管的源极。22号MOS管的栅极连接2号控制端，22号MOS管的源极接地。本专利技术的双路压控结构使其输出的时钟频率信号更加高效且精准。针对电路系统对不同频率时钟信号的需求，本专利技术通过缩放输入差分信号的占空比，可在较宽频率范围内输出时钟信号。本专利技术采用全MOS结构，相对于晶振结构的时钟信号发生器，功耗极低，体积更加微小，与系统融合性好，成本更低。附图说明图1为本专利技术的电路结构图。图2为本专利技术的占空比电压转换电路中延迟电路的结构图。本文档来自技高网...

【技术保护点】
一种双路输出频率可调时钟信号发生器，其特征在于，其包括占空比电压转换电路、延迟振荡电路；两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出；两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号；通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。

【技术特征摘要】
1.一种双路输出频率可调时钟信号发生器，其特征在于，其包括占空比电压转换电路、延迟振荡电路；两路可实现占空比动态缩放的差分信号分别从占空比电压转换电路的两个输入端输入，并转化为两路压控信号输出；两路压控信号分别输入延迟振荡电路的控制端，并最终输出两路频率相同的时钟信号；通过对输入差分信号进行占空比缩放，可改变时钟信号发生器的输出信号频率。2.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，占空比电压转换电路包括差分信号输入端口Din1，差分信号输入端口Din2，延迟电路DU1，缓冲器B1，缓冲器B2，与门A1，与门A2，MOS管M7至M14，电容C1，电容C2；差分信号输入端口Din1连接延迟电路DU1的输入端Fi1，差分信号输入端口Din2连接延迟电路DU1的输入端Fi2；延迟电路DU1的输出端P1连接与门A1的下输入端，延迟电路DU1的输出端P2连接与门A2的上输入端，延迟电路DU1的输出端Vn连接电容C2的上端；缓冲器B1的输入端连接差分信号输入端口Din1，缓冲器B1的输出端连接MOS管M7的栅极；缓冲器B2的输入端连接差分信号输入端口Din2，缓冲器B2的输出端连接MOS管M10的栅极；与门A1的上输入端连接差分信号输入端口Din1，与门A1的输出端连接MOS管M7的源极；与门A2的下输入端连接差分信号输入端口Din2，与门A2的输出端连接MOS管M10的源极；MOS管M7的源极连接MOS管M8的源极，MOS管M7的漏极连接MOS管M8的漏极；MOS管M8的栅极连接缓冲器B2的输出端；MOS管M9的栅极连接缓冲器B1的输出端，MOS管M9的源极连接MOS管M10的源极，MOS管M9的漏极连接MOS管M10的漏极；MOS管M11的栅极连接MOS管M7的栅极，MOS管M11的源极连接MOS管M12的源极并连接MOS管M11的漏极；MOS管M12的栅极连接MOS管M10的栅极，MOS管M12的源极连接MOS管M12的漏极；MOS管M13的栅极连接MOS管M11的栅极，MOS管M13的源极连接MOS管M14的源极并连接MOS管M13的漏极；MOS管M14的栅极连接MOS管M12的栅极，MOS管M14的源极连接MOS管M14的漏极；电容C1的上端连接MOS管M8的漏极，电容C1的下端接地；电容C2的上端连接MOS管M10的漏极，电容C2的下端接地。3.根据权利要求1所述一种双路输出频率可调时钟信号发生器，其特征在于，占空比电压转换电路中的延迟电路包括MOS管M1至M5，输出入端Fi1及Fi2，输出端P1及P2，输出端Vn；MOS管M1的栅极连接输出端Vn，MOS管M1的源极连接电源VDD，MOS管M1的漏极连接输出端P1；MOS管M2的栅极连接输出端P2，MOS管M2的源极连接MOS管M1的源极，MOS管M2的漏极连接MOS管M1的漏极；MOS管M3的栅极连接输出端P1，MOS管M3的源极连接电源VDD，MOS管M3的漏极连接输出端P2；MOS管M4的源极连接MOS管M3的源极，MOS管M4的漏极连接MOS管M3的漏极...

【专利技术属性】
技术研发人员：栗伟周，殷志锋，李瑞华，葛新锋，
申请(专利权)人：许昌学院，
类型：发明
国别省市：河南,41