半导体存储装置制造方法及图纸

公开了一种半导体存储装置。该半导体存储装置包括：第一存储块；以及第二存储块，所述第二存储块与所述第一存储块共享块字线，其中，所述块字线包括被设置为与所述第一存储块交叠的第一块字线和被设置为与所述第二存储块交叠的第二块字线。根据本公开，不太可能具有操作故障。

Semiconductor storage device

A semiconductor storage device is disclosed. The semiconductor memory device includes a first memory block; and a second memory block, the second block and the first memory block shared block word line, which includes the block word line is set to the first word line and the first memory block overlap and is set to second and the block word line the second memory block overlap. According to the present disclosure, it is unlikely to have an operation failure.

【技术实现步骤摘要】
半导体存储装置
本公开总体上涉及半导体存储装置及其制造方法，更具体，涉及一种不易发生操作故障的更可靠的半导体存储装置及其制造方法。
技术介绍
通常，半导体存储装置可包括：单元阵列区域，其包括用于以存储电荷的形式存储数据的多个存储单元；以及外围区域，其包括用于对存储单元执行包括编程、读取和擦除操作在内的各种操作的多个操作电路组。通常，存储单元可被划分成多个存储块。另外，操作电路组可包括：块解码器，其输出用于选择存储块中的任何一个存储块的块选择信号；以及开关组，其响应于块选择信号而将通过全局线施加的操作电压传送到所选择的存储块。来自行解码器的块选择信号可通过块字线被施加到开关组。在常规半导体存储装置的操作期间，已经观察到块字线可能断开，导致半导体存储装置的操作故障。
技术实现思路
本公开提供了一种改进的半导体装置，其解决了与现有技术关联的上述问题。本公开提供了一种不太可能具有操作故障的改进的半导体存储装置及其制造方法。对于本专利技术所属
的技术人员来说，通过下面描述的本专利技术的示例性实施方式，本专利技术的其它目的将变得显而易见。本公开的示例性实施方式提供一种半导体存储装置，该半导体存本文档来自技高网...

【技术保护点】
一种半导体存储装置，该半导体存储装置包括：第一存储块；以及第二存储块，所述第二存储块与所述第一存储块共享块字线，其中，所述块字线包括被设置为与所述第一存储块交叠的第一块字线和被设置为与所述第二存储块交叠的第二块字线。

【技术特征摘要】
2016.09.20 KR 10-2016-01200661.一种半导体存储装置，该半导体存储装置包括：第一存储块；以及第二存储块，所述第二存储块与所述第一存储块共享块字线，其中，所述块字线包括被设置为与所述第一存储块交叠的第一块字线和被设置为与所述第二存储块交叠的第二块字线。2.根据权利要求1所述的半导体存储装置，其中，所述第一存储块包括第一源极选择线、第一漏极选择线以及由设置在所述第一源极选择线和所述第一漏极选择线之间的多条第一字线形成的第一字线组，并且其中，所述第一块字线被设置为与所述第一源极选择线和所述第一漏极选择线之间的所述第一字线组交叠。3.根据权利要求2所述的半导体存储装置，其中，所述第二存储块包括第二源极选择线、第二漏极选择线以及由设置在所述第二源极选择线和所述第二漏极选择线之间的多条第二字线形成的第二字线组，并且其中，所述第二块字线被设置为与所述第二源极选择线和所述第二漏极选择线之间的所述第二字线组交叠。4.根据权利要求3所述的半导体存储装置，其中，所述第一块字线和所述第二块字线传送块选择信号以用于选择所述第二存储块。5.根据权利要求4所述的半导体存储装置，其中，所述块字线还包括第三块字线，所述第三块字线用于传送所述块选择信号以用于选择所述第一存储块。6.根据权利要求5所述的半导体存储装置，该半导体存储装置还包括：块解码器，所述块解码器被配置为输出所述块选择信号；第一开关组，所述第一开关组被配置为响应于所述块选择信号而将第一操作电压传送到所述第一存储块；以及第二开关组，所述第二开关组被配置为响应于所述块选择信号而将第二操作电压传送到所述第二存储块，其中，所述第一开关组被设置在所述块解码器和所述第一存储块之间，并且其中，所述第一存储块和所述第二存储块被设置在所述第一开关组和所述第二开关组之间。7.根据权利要求6所述的半导体存储装置，其中，所述第三块字线联接所述块解码器和所述第一开关组，而不与所述第一存储块和所述第二存储块交叠。8.根据权利要求7所述的半导体存储装置，其中，所述第一块字线和所述第二块字线联接所述块解码器和所述第二开关组，其中，所述第一块字线穿过所述第一字线组以联接所述块解码器和所述第二开关组，并且其中，所述第二块字线穿过所述第二字线组以联接所述块解码器和所述第二开关组。9.根据权利要求8所述的半导体存储装置，其中，所述第一块字线和所述第二块字线中的每一条被形成为比所述第三块字线长。10.根据权利要求8所述的半导体存储装置，该半导体存储装置还包括：第一全局线解码器，所述第一全局线解码器被配置为输出所述第一操作电压；以及第一全局线组，所述第一全局线组被配置为将所输出的第一操作电压传送到所述第一开关组，其中，所述第一全局线...

【专利技术属性】
技术研发人员：朴宣奎，李珉圭，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR