静态随机存取存储器SRAM位单元制造技术

公开了具有跨静态随机存取存储器(SRAM)位单元的边界边缘拆分的字线着陆焊盘(312(1),312(2),312(3))的SRAM位单元。在一个方面，公开了一种SRAM位单元，其采用第二金属层(M2)中的写字线(302)、第三金属层(M4)中的第一读字线(304)、以及第四金属层(M4)中的第二读字线(306)。采用在分开的金属层中的字线允许字线具有更宽的宽度，这会减小字线电阻，减少访问时间，并且增强SRAM位单元的性能。为了采用在分开的金属层中的字线，第一金属层中的多条迹线被采用。为了将读字线耦合至迹线以与SRAM位单元晶体管通信，着陆焊盘被布置在SRAM位单元的边界边缘之内和之外的相应迹线上。与写字线相对应的着陆焊盘被置于SRAM位单元的边界边缘内的相应迹线上。

【技术实现步骤摘要】
【国外来华专利技术】具有在不同金属层上的第一和第二读字线及写字线以及跨每个SRAM位单元的边界边缘拆分的相关联着陆焊盘的三端口SRAM位单元优先权要求本申请要求于2014年12月3日提交且题为“STATICRANDOMACCESSMEMORY(SRAM)BITCELLSWITHWORDLINELANDINGPADSSPLITACROSSBOUNDARYEDGESOFTHESRAMBITCELLS(具有跨静态随机存取存储器(SRAM)位单元的边界边缘拆分的字线着陆焊盘的SRAM位单元)”的美国专利申请S/N.14/559,258的优先权，其通过引用整体纳入于此。背景I.公开领域本公开的技术一般涉及静态随机存取存储器(SRAM)位单元，尤其涉及SRAM位单元的物理设计。II.
技术介绍
基于处理器的计算机系统包括用于数据存储的存储器。存在不同类型的存储器，每种存储器处理某些独特的特征。例如，静态随机存取存储器(SRAM)是可在基于处理器的计算机系统中采用的一种存储器类型。不同于例如动态随机存取存储器(DRAM)，SRAM可以存储数据而无需周期性地刷新存储器。SRAM包含在SRAM数据阵列中按行和列组织的多个SRAM位单元(也被称为“位单元”)。对于SRAM数据阵列中的任何给定行，SRAM数据阵列的每一列包括其中存储了单个数据值或比特的SRAM位单元。对期望SRAM位单元行的访问由对应于读和写操作的字线来控制。读字线提供用于经由相应的读端口来读取存储在SRAM位单元中的比特的访问。此外，写字线提供用于经由相应的写端口来向SRAM位单元写入比特的访问。就此而言，SRAM位单元可被设计成具有用于读取和写入与该SRAM位单元相关联的比特的多个端口。作为非限定性示例，图1解说了常用的三端口SRAM位单元100的电路图，其包括第一读字线102、第二读字线104、以及写字线106。以此方式，三端口SRAM位单元100被配置成经由第一读端口108和第二读端口110来读取，并且经由写端口112来写入。此外，三端口SRAM位单元100被配置成在两(2)个反相器114、116内存储单个比特，其中反相器114、116交叉耦合以保持表示该比特的数据值的电荷。继续参照图1，为了经由第一读端口108来读取三端口SRAM位单元100，第一读位线118被预充电至逻辑‘1’值，并且第一读字线102被配置成激活第一读存取晶体管120。以此方式，如果所存储的比特具有逻辑‘1’值，则反相器114、116被配置成向第一读存取晶体管122提供逻辑‘0’值。逻辑‘0’值不会激活第一读存取晶体管122，由此保留第一读位线118上的逻辑‘1’值。相反，如果所存储的比特具有逻辑‘0’值，则反相器114、116被配置成向第一读存取晶体管122提供逻辑‘1’值。逻辑‘1’值激活第一读存取晶体管122，由此经由接地电压源124来向第一读位线118提供逻辑‘0’值。第二读字线104、第二读位线126、第二读存取晶体管128、130、以及接地电压源124按类似方式被配置成经由第二读端口110执行读取。继续参照图1，为了经由写端口112来向三端口SRAM位单元100写入比特，写字线106被配置成激活两(2)个写存取晶体管132、134。要写入三端口SRAM位单元100的值由写位线136提供，而补值由补写位线138提供。由此，为了写入逻辑‘1’值，写字线106激活写存取晶体管132、134，并且写位线136提供逻辑‘1’值而同时补写位线138提供逻辑‘0’值。此类逻辑值的配置使得反相器114、116存储逻辑‘1’值。相反，为了写入逻辑‘0’值，写字线106激活写存取晶体管132、134，并且写位线136和补写位线138分别提供逻辑‘0’值和逻辑‘1’值。以此方式，三端口SRAM位单元100对于独立的读操作可以使用第一读字线102和第二读字线104来访问，并且对于写操作可以使用写字线106来访问。虽然图1中的三端口SRAM位单元100的电路设计提供了以上描述的功能性，但该物理设计可能是性能局限的来源。值得注意的是，随着第一读存取晶体管120、122、第二读存取晶体管128、130、写存取晶体管132、134、以及与反相器114、116相关联的晶体管的栅极长度持续减小至十四(14)纳米(nm)及以下，与某些制造技术(诸如自对准双图案化(SADP))相关联的设计规则要求特定金属层具有单向取向。然而，将三端口SRAM位单元100设计成遵循此类设计规则可能会增加相应物理设计的复杂度。物理设计的复杂度增加通常会导致第一和第二读字线102、104的宽度和写字线106的宽度减小。随着第一和第二读字线102、104以及写字线106的宽度减小，每个字线102、104、106的电阻增大。第一和第二读字线102、104以及写字线106的电阻增大会增加每条字线102、104、106的存取时间，由此会降低三端口SRAM位单元100的性能。因此，设计具有遵循设计规则的物理设计而同时具有电阻减小的字线的三端口SRAM位单元将是有利的，由此提高三端口SRAM位单元的性能。公开概述详细描述中公开的各方面包括具有跨静态随机存取存储器(SRAM)位单元的边界边缘拆分的字线着陆焊盘的SRAM位单元。还公开了相关方法。在一个方面，公开了一种SRAM位单元，其采用第二金属层中的写字线，与第二金属层不同的第三金属层中的第一读字线、以及与第二和第三金属层不同的第四金属层中的第二读字线。通过采用在分开的金属层中的写字线以及第一和第二读字线，该写字线以及第一和第二读字线各自可被设计成遵循设计规则而同时具有增大的宽度。此类增大的宽度对应于每个对应字线减小的电阻，这减少每个对应的访问时间，由此提高SRAM位单元的性能。为了采用在分开的金属层中的写字线以及第一和第二读字线，SRAM位单元还采用第一金属层中的多条迹线。为了将第一读字线耦合至这些迹线以便耦合至SRAM位单元中的晶体管，与第一读字线相对应的着陆焊盘被布置在对应的迹线上。此类着陆焊盘布置在对应的迹线上从而被置于SRAM位单元的边界边缘的第一侧上。然而，为了将第二读字线耦合至这些迹线，与第二读字线相对应的着陆焊盘被布置在SRAM位单元的边界边缘的第二侧上的对应迹线上。此外，与写字线相对应的着陆焊盘也被置于对应的迹线上，其中此类着陆焊盘被置于SRAM位单元的多个边界边缘中的每个边界边缘内。就此而言，在一个方面，公开了一种SRAM位单元。该SRAM位单元包括第一金属层中采用的多条迹线。该SRAM位单元进一步包括第二金属层中采用的写字线。该SRAM位单元进一步包括第三金属层中采用的第一读字线。该SRAM位单元进一步包括第四金属层中采用的第二读字线。该SRAM位单元进一步包括布置在该多条迹线中对应的迹线上的多个第一读字线着陆焊盘中的每个第一读字线着陆焊盘，其中每个第一读字线着陆焊盘和对应的迹线被布置在该SRAM位单元的边界边缘的第一侧上。该SRAM位单元进一步包括布置在该多条迹线中对应的迹线上的多个第二读字线着陆焊盘中的每个第二读字线着陆焊盘，其中每个第二读字线着陆焊盘和对应的迹线被布置在该SRAM位单元的边界边缘的第二侧上。该SRAM位单元进一步包括布置在该多条迹线中对应的迹线上的多个写本文档来自技高网...

【技术保护点】
一种静态随机存取存储器(SRAM)位单元，包括：第一金属层中采用的多条迹线；第二金属层中采用的写字线；第三金属层中采用的第一读字线；第四金属层中采用的第二读字线；布置在所述多条迹线中对应的迹线上的多个第一读字线着陆焊盘中的每个第一读字线着陆焊盘，其中每个第一读字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的边界边缘的第一侧上；布置在所述多条迹线中对应的迹线上的多个第二读字线着陆焊盘中的每个第二读字线着陆焊盘，其中每个第二读字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的边界边缘的第二侧上；以及布置在所述多条迹线中对应的迹线上的多个写字线着陆焊盘中的每个写字线着陆焊盘，其中每个写字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的多个边界边缘中的每个边界边缘内。

【技术特征摘要】
【国外来华专利技术】2014.12.03 US 14/559,2581.一种静态随机存取存储器(SRAM)位单元，包括：第一金属层中采用的多条迹线；第二金属层中采用的写字线；第三金属层中采用的第一读字线；第四金属层中采用的第二读字线；布置在所述多条迹线中对应的迹线上的多个第一读字线着陆焊盘中的每个第一读字线着陆焊盘，其中每个第一读字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的边界边缘的第一侧上；布置在所述多条迹线中对应的迹线上的多个第二读字线着陆焊盘中的每个第二读字线着陆焊盘，其中每个第二读字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的边界边缘的第二侧上；以及布置在所述多条迹线中对应的迹线上的多个写字线着陆焊盘中的每个写字线着陆焊盘，其中每个写字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的多个边界边缘中的每个边界边缘内。2.如权利要求1所述的SRAM位单元，其特征在于：所述多条迹线包括十六(16)条迹线；并且所述第一金属层包括金属一(1)(M1)层。3.如权利要求1所述的SRAM位单元，其特征在于，所述第二金属层包括金属二(2)(M2)层。4.如权利要求1所述的SRAM位单元，其特征在于，所述第三金属层包括金属四(4)(M4)层。5.如权利要求1所述的SRAM位单元，其特征在于，所述第四金属层包括金属六(6)(M6)层。6.如权利要求1所述的SRAM位单元，其特征在于，所述多条迹线和所述写字线是使用自对准双图案化(SADP)来布置的。7.如权利要求1所述的SRAM位单元，其特征在于，所述写字线包括单向写字线。8.如权利要求1所述的SRAM位单元，其特征在于，所述第一读字线包括单向第一读字线。9.如权利要求1所述的SRAM位单元，其特征在于，所述第二读字线包括单向第二读字线。10.如权利要求1所述的SRAM位单元，其特征在于，所述多条迹线中的两(2)条迹线包括高电压源线。11.如权利要求1所述的SRAM位单元，其特征在于，所述SRAM位单元被集成到集成电路(IC)中。12.如权利要求1所述的SRAM位单元，其特征在于，所述SRAM位单元被集成到选自包括以下各项的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；移动电话；蜂窝电话；计算机；便携式计算机；台式计算机；个人数字助理(PDA)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频碟(DVD)播放器；以及便携式数字视频播放器。13.一种静态随机存取存储器(SRAM)位单元，包括：用于布置第一金属层中采用的多条迹线的装置；用于布置第二金属层中采用的写字线的装置；用于布置第三金属层中采用的第一读字线的装置；用于布置第四金属层中采用的第二读字线的装置；用于在所述多条迹线中对应的迹线上布置多个第一读字线着陆焊盘中的每个第一读字线着陆焊盘的装置，其中每个第一读字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的边界边缘的第一侧上；用于在所述多条迹线中对应的迹线上布置多个第二读字线着陆焊盘中的每个第二读字线着陆焊盘的装置，其中每个第二读字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的边界边缘的第二侧上；以及用于在所述多条迹线中对应的迹线上布置多个写字线着陆焊盘中的每个写字线着陆焊盘的装置，其中每个写字线着陆焊盘和对应的迹线被布置在所述SRAM位单元的多个边界边缘中的每个边界边缘内。14.一种制造静态随机...

【专利技术属性】
技术研发人员：N·N·莫江德，S·S·宋，Z·王，K·利姆，C·F·耶普，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US