三维垂直型存储器读出电路及其读出方法技术
Three dimensional vertical memory readout circuit and its readout method
The present invention provides a three-dimensional vertical type memory readout circuit and readout method, the reference current is introduced in the read bit line parasitic and bit line leakage, word line leakage, vertical transistor parasitic, and read the transmission gate parasitic parameters, to offset the semi gated memory cell line parasitic effect and bit line leakage, word line leakage, the first vertical transistor parasitic effect and first read transmission gate parasitic effects, the transient read reference current value between read and read the current state of low resistance and high resistance state current, to achieve the goal of eliminating pseudo reading phenomenon, reducing the signal readout time, reduce the error of reading. Through the three-dimensional vertical memory readout circuit provided by the invention and its reading method, the problem that the existing three-dimensional vertical memory read out circuit is read out for a long time and is mistakenly read is solved.
【技术实现步骤摘要】
三维垂直型存储器读出电路及其读出方法
本专利技术涉及集成电路
，特别是涉及一种三维垂直型存储器读出电路及其读出方法。
技术介绍
三维集成电路(3D-IC)是集成电路产业超越摩尔定律的关键技术。三维集成电路可分为晶圆——晶圆堆叠，裸片——晶圆堆叠和单片三维集成电路。其中，属于单片三维集成电路的三维存储器发展最快。集成电路存储器被广泛应用于工业类和消费类电子产品。根据存储器能否掉电存储，又可被划分为易失存储器和非易失存储器。非易失存储器，包括闪存(flashmemory)、磁存储器(magnetoresistiverandom-accessmemory，MRAM)、阻变存储器(resistancerandom-accessmemory，RRAM)、相变存储器(phasechangememory，PCM)等。阻变存储器、相变存储器、磁存储器利用存储材料或存储器件在低阻态(lowresistancestate，LRS)与高阻态(highresistancestate，HRS)时不同的电阻状态来实现数据的存储。一种垂直型的三维存储结构被认为在密度和制造成本上具有优势，...
【技术保护点】
一种三维垂直型存储器读出电路，其特征在于，所述三维垂直型存储器读出电路包括：三维垂直型存储器，所述三维垂直型存储器包括在水平方向上与至少一条字线连接、在垂直方向上与至少一条位线连接的至少一个三维垂直型存储器子阵列，所述三维垂直型存储器子阵列包括至少一个阵列页及与所述阵列页连接的源线，其中，所述阵列页包括水平方向上的所述字线，垂直方向上通过第一垂直晶体管与所述位线对应连接的至少一条本地位线，及位于所述字线与所述本地位线交叉点的存储单元；设于所述三维垂直型存储器子阵列中的至少一个读参考电路，用于产生读参考电压或读参考电流；其中，所述读参考电路包括：参考单元，连接于参考字线与参考...
【技术特征摘要】
1.一种三维垂直型存储器读出电路，其特征在于，所述三维垂直型存储器读出电路包括：三维垂直型存储器，所述三维垂直型存储器包括在水平方向上与至少一条字线连接、在垂直方向上与至少一条位线连接的至少一个三维垂直型存储器子阵列，所述三维垂直型存储器子阵列包括至少一个阵列页及与所述阵列页连接的源线，其中，所述阵列页包括水平方向上的所述字线，垂直方向上通过第一垂直晶体管与所述位线对应连接的至少一条本地位线，及位于所述字线与所述本地位线交叉点的存储单元；设于所述三维垂直型存储器子阵列中的至少一个读参考电路，用于产生读参考电压或读参考电流；其中，所述读参考电路包括：参考单元，连接于参考字线与参考本地位线之间，用于提供参考电阻值；位线匹配模块，连接于所述参考本地位线与读不选字线之间，用于提供位线寄生参数和漏电，以匹配所述三维垂直型存储器子阵列中半选通存储单元的位线寄生参数和位线上的漏电；字线匹配模块，连接于所述参考字线与读不选位线之间，用于提供漏电，以匹配所述三维垂直型存储器子阵列中半选通存储单元字线上的漏电；垂直晶体管寄生参数匹配模块，连接于所述参考本地位线与所述参考位线之间，用于提供垂直晶体管寄生参数以匹配未选中第一垂直晶体管所对应的垂直晶体管寄生参数；读传输门寄生参数匹配模块，连接于所述参考位线与所述参考读位线之间，用于提供读传输门寄生参数以匹配未选中第一读传输门所对应的读传输门寄生参数；第一钳位管，与所述读传输门寄生参数匹配模块连接，用于根据所述参考电阻值、所述位线匹配模块提供的位线寄生参数和位线上的漏电、所述字线匹配模块提供的字线上的漏电、所述垂直晶体管寄生参数匹配模块提供的垂直晶体管寄生参数及所述读传输门寄生参数匹配模块提供的读传输门寄生参数，以产生读参考电流；一输入端通过第一读传输门与所述三维垂直型存储器子阵列中各位线连接，另一输入端与所述读参考电路连接的至少一个灵敏放大器，用于读取被选中存储单元的读电流，并将所述读电流与读参考电流进行比较，并根据比较结果读出所述被选中存储单元中存储的数据。2.根据权利要求1所述的三维垂直型存储器读出电路，其特征在于，所述参考单元包括选通管和参考电阻，其中，所述选通管的一端与所述参考字线连接、另一端与所述参考电阻的一端连接，所述参考电阻的另一端与所述参考本地位线连接。3.根据权利要求2所述的三维垂直型存储器读出电路，其特征在于，所述参考电阻的阻值介于低阻态电阻最高值和高阻态电阻最低值之间。4.根据权利要求2所述的三维垂直型存储器读出电路，其特征在于，所述选通管与所述存储单元中的阈值器件具有相同的电学特性。5.根据权利要求1所述的三维垂直型存储器读出电路，其特征在于，所述位线匹配模块包括(a-1)个并联的存储单元，其中，a为所述三维垂直型存储器子阵列中字线的个数。6.根据权利要求1所述的三维垂直型存储器读出电路，其特征在于，所述字线匹配模块包括(b-1)个并联的存储单元，其中，b为所述三维垂直型存储器子阵列中位线的个数。7.根据权利要求1所述的三维垂直型存储器读出电路，其特征在于，所述垂直晶体管寄生参数匹配模块包括：第二垂直晶体管，所述第二垂直晶体管的源端与参考本地位线连接，所述第二垂直晶体管的漏端与参考位线连接，所述第二垂直晶体管的栅端与使能信号连接；及垂直晶体管寄生参数匹配单元，所述垂直晶体管寄生参数匹配单元包括(c-1)个并联的第三垂直晶体管，各所述第三垂直晶体管的漏端与参考位线连接，各所述第三垂直晶体管的源端接所述读不选位线电压的一半，各所述第三垂直晶体管的栅端接地，其中，c为所述三维垂直型存储器子阵列中源线的个数；各所述第三垂直晶体管的结构、尺寸与所述第一垂直晶体管和所述第二垂直晶体管相同。8.根据权利要求1所述的三维垂直型存储器读出电路，其特征在于，所述读传输门寄生参数匹配模块包括：第二读传输门，所述第二读传输门的一端与所述参考位线连接，所述第二读传输门的另一端与所述参考读位线连接，所述第二读传输门的控制端与使能信号连接；及读传输门寄生参数匹配单元，所述读传输门寄生参数匹配单元包括(m-1)个并联的第三读传输门，各所述第三读传输门的一端与所述参考读位线连接，各所述第三读传输门的另一端接读不选位线电压，各所述第三读传输门的控制端接地，其中，m为所述三维垂直型存储器子阵列中连接于同一读位线的位线个数；各所述第三读传输门的结构、...
【专利技术属性】
技术研发人员：雷宇，陈后鹏，宋志棠，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。