阵列基板及其制作方法、显示面板技术

本发明专利技术提供了一种阵列基板，包括玻璃基板、缓冲层、半导体层、栅极绝缘层、栅极、层间绝缘层、源极、漏极、平坦层、公共电极、钝化层、像素电极。本发明专利技术还提供了一种阵列基板的制作方法以及显示面板。与现有技术相比，采用能够降低寄生电容的顶栅自对准结构，使源漏极与栅极之间重叠部分变小，从而在减少存储电容器所占用的面积的前提下，提高开口率以及存储电容大小；且减小了薄膜晶体管器件的寄生电容进而降低RC时延，提高薄膜晶体管器件的响应速度。

Array substrate and its making method and display panel

【技术实现步骤摘要】
阵列基板及其制作方法、显示面板
本专利技术涉及一种显示面板技术，特别是一种阵列基板及其制作方法、显示面板。
技术介绍
IGZO(In-Ga-Zn-O，铟镓锌氧化物)具有较高迁移率并且可大面积生产等优势，已成为下一代显示技术的有力竞争者，并且多用于“平面内转换”(IPS)技术。在IPS技术中，TFT(thinfilmtransistor，薄膜晶体管)结构中的钝化层除了桥接漏电极与像素电极，还是存储电容板间的介电保护层，但由于漏电流的存在，这会影响存储电容容量以及画素稳定性的，而为了解决这一问题，目前常采用减小存储电容器所占用的面积，但是这一方法会使得开口率降低。
技术实现思路
为克服现有技术的不足，本专利技术提供一种阵列基板及其制作方法、显示面板，从而在减少存储电容器所占用的面积的前提下，提高开口率以及存储电容大小。本专利技术提供了一种阵列基板，包括玻璃基板、缓冲层、半导体层、栅极绝缘层、栅极、层间绝缘层、源极、漏极、平坦层、公共电极、钝化层、像素电极；其中，缓冲层形成于基板上；半导体层形成于缓冲层上；所述半导体层包括有源区域和设于有源区域两侧的源极区域、漏极区域，所述栅极绝缘层和栅极依次本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于：包括基板(1)、缓冲层(2)、半导体层(3)、栅极绝缘层(4)、栅极(5)、层间绝缘层(6)、源极(7)、漏极(8)、平坦层(9)、公共电极(10)、钝化层(11)、像素电极(12)；其中，缓冲层(2)形成于基板(1)上；半导体层(3)形成于缓冲层(2)上；所述半导体层(3)包括有源区域(31)和设于有源区域(31)两侧的源极区域(32)、漏极区域(33)，所述栅极绝缘层(4)和栅极(5)依次形成于有源区域(31)上；所述层间绝缘层(6)形成于未被半导体层(3)遮挡的缓冲层(2)、源极区域(32)以及漏极区域(33)上；所述层间绝缘层(6)上对应源极区域(32)、漏极...

【技术特征摘要】
1.一种阵列基板，其特征在于：包括基板(1)、缓冲层(2)、半导体层(3)、栅极绝缘层(4)、栅极(5)、层间绝缘层(6)、源极(7)、漏极(8)、平坦层(9)、公共电极(10)、钝化层(11)、像素电极(12)；其中，缓冲层(2)形成于基板(1)上；半导体层(3)形成于缓冲层(2)上；所述半导体层(3)包括有源区域(31)和设于有源区域(31)两侧的源极区域(32)、漏极区域(33)，所述栅极绝缘层(4)和栅极(5)依次形成于有源区域(31)上；所述层间绝缘层(6)形成于未被半导体层(3)遮挡的缓冲层(2)、源极区域(32)以及漏极区域(33)上；所述层间绝缘层(6)上对应源极区域(32)、漏极区域(33)处形成有第一过孔(61)；所述源极(7)和漏极(8)分别经第一过孔(61)与源极区域(32)、漏极区域(33)接触；所述平坦层(9)形成于源极(7)、漏极(8)以及未被源极(7)、漏极(9)遮挡的层间绝缘层(6)上；所述公共电极(10)形成于平坦层(9)上，钝化层(11)形成于公共电极(10)以及未被公共电极(10)遮挡的平坦层(9)上，所述钝化层(11)以及平坦层(9)上对应漏极(8)上形成有第二过孔(111)、第三过孔(91)；所述像素电极(12)形成于钝化层(11)上并经第二过孔(111)、第三过孔(91)与漏极(8)接触。2.根据权利要求1所述的阵列基板，其特征在于：所述半导体层(3)由铟镓锌氧化物制成。3.根据权利要求1或2所述的阵列基板，其特征在于：所述钝化层(11)由氧化钇制成。4.一种显示面板，其特征在于：包括如权利要求1-3任意一项所述的阵列基板。5.一种阵列基板的制作方法，其特征在于：包括如下步骤：提供一基板(1)；在基板(1)上形成缓冲层(2)；在缓冲层(2)上形成半导体层(3)；在半导体层(3)的有...

【专利技术属性】
技术研发人员：张鹏振，
申请(专利权)人：武汉华星光电半导体显示技术有限公司，
类型：发明
国别省市：湖北,42