To provide a method for manufacturing an array substrate, which comprises the following steps: (10) in the substrate are sequentially formed on the gate (20), a gate insulating layer (30), (40) buffer layer and a metal layer (50); the metal layer (50) and the buffer layer (40) patterned treatment on the metal layer (50) formed on the source drain (51), (52) and between the two channel (53), the buffer layer (40) exposed part of the channel (53); to reveal the channel (53) buffer layer part (40) of semiconductor processing, in the channel (53) formed in a semiconductor region (41). The above manufacturing method saves the metal oxide semiconductor layer in the traditional array substrate structure, and reduces the production cost. Besides, the buffer layer is not needed to form the channel, which simplifies the etching process, thereby reducing the difficulty of etching, and further reducing the manufacturing cost of the array substrate.
【技术实现步骤摘要】
【国外来华专利技术】阵列基板及其制造方法
本申请涉及显示
,尤其涉及一种阵列基板及其制造方法。
技术介绍
TFT(ThinFilmTransistor,薄膜晶体管)阵列基板被广泛应用于不同类型的显示装置中。现有技术的阵列基板中,将源漏极层形成于半导体层之上。源漏极层包括金属层和导体缓冲层,金属层与半导体层之间通过导体缓冲层隔开。这样设置的目的在于防止源极漏极层中的金属层扩散至半导体层中,减少金属层与半导体层之间的接触阻抗,避免造成金属穿刺等不良。在阵列基板上形成沟道过程中,就需要依次对金属层和导体缓冲层进行蚀刻,以露出所述金属半导体层。因此,现有技术中的蚀刻过程复杂、难度较大,造成阵列基板的制造成本居高不下。
技术实现思路
本申请的目的在于提供一种阵列基板的制造方法,可以简化蚀刻流程,降低阵列基板的制作成本。本申请的另一目的在于提供一种上述制造方法制造的阵列基板。为实现上述目的,本申请提供如下技术方案:本申请提供一种阵列基板的制造方法,所述方法包括:在基板上依次形成栅极、栅极绝缘层、导体缓冲层和金属层;对所述金属层及所述导体缓冲层进行图案化处理,以在所述金属层上形成源极、漏极及介于二者之间的沟道,所述导体缓冲层部分露出于所述沟道;对露出所述沟道部分的导体缓冲层进行半导体化处理,以在沟道内形成半导体区域。其中,所述对所述金属层及所述导体缓冲层进行图案化处理,以在所述金属层上形成源极、漏极及介于二者之间的沟道,所述导体缓冲层部分露出于所述沟道步骤中包括:在所述金属层上涂覆光刻胶;提供一多灰阶掩膜版,利用所述多灰阶掩膜版对所述光刻胶进行图案化,以在所述光刻胶上形成半曝光区域;以所 ...
【技术保护点】
一种阵列基板的制造方法,其特征在于,所述方法包括:在基板上依次形成栅极、栅极绝缘层、导体缓冲层和金属层;对所述金属层及所述导体缓冲层进行图案化处理,以在所述金属层上形成源极、漏极及介于二者之间的沟道,所述导体缓冲层部分露出于所述沟道;对露出所述沟道部分的导体缓冲层进行半导体化处理,以在沟道内形成半导体区域。
【技术特征摘要】
【国外来华专利技术】1.一种阵列基板的制造方法,其特征在于,所述方法包括:在基板上依次形成栅极、栅极绝缘层、导体缓冲层和金属层;对所述金属层及所述导体缓冲层进行图案化处理,以在所述金属层上形成源极、漏极及介于二者之间的沟道,所述导体缓冲层部分露出于所述沟道;对露出所述沟道部分的导体缓冲层进行半导体化处理,以在沟道内形成半导体区域。2.如权利要求1所述的阵列基板的制造方法,其特征在于,所述对所述金属层及所述导体缓冲层进行图案化处理,以在所述金属层上形成源极、漏极及介于二者之间的沟道,所述导体缓冲层部分露出于所述沟道步骤中包括:在所述金属层上涂覆光刻胶;提供一多灰阶掩膜版,利用所述多灰阶掩膜版对所述光刻胶进行图案化,以在所述光刻胶上形成半曝光区域;以所述光刻胶为遮蔽层,对所述金属层及导体缓冲层进行蚀刻,使得蚀刻后的金属层及导体缓冲层具有源极和漏极图案;将所述光刻胶的所述半曝光区域转化为全曝光区域;蚀刻所述蚀刻后的金属层之露出于所述全曝光区域的部分,以形成沟道并露出所述导体缓冲层。3.如权利要求2所述的阵列基板的制造方法,其特征在于,所述对所述导体缓冲层进行半导体化处理,以在所述导体缓冲层之露出于所述沟道部分形成半导体区域步骤中包括:以所述光刻胶为遮蔽层,对所述导体缓冲层之露出于所述沟道部分进行等离子处理或高温氧化气氛处理,以使得所述导体缓冲层之露出于所述沟道部分形成所述半导体区域。4.如权利要求2所述的阵列基板的制造方法,其特征在于,所述方法还包括在所述半导体区域形成后,通过灰化处理或剥离法去除所述光刻胶。5.如权利要求2所述的阵列基板的制造方法,其特征在于,所述将所...
【专利技术属性】
技术研发人员:李文辉,
申请(专利权)人:深圳市柔宇科技有限公司,
类型:发明
国别省市:广东,44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。