半导体存储装置制造方法及图纸

一实施方式的半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器。上述写入驱动器在使上述电阻性存储元件从第1电阻值成为比上述第1电阻值小的第2电阻值的第1写入工作中，向上述存储单元供给第1电压。上述写入驱动器在使上述电阻性存储元件从上述第2电阻值成为上述第1电阻值的第2写入工作中，向上述存储单元供给与上述第1电压不同的第2电压。

Semiconductor storage device

【技术实现步骤摘要】
半导体存储装置关联申请本申请享受以美国临时专利申请62/394,161号(申请日：2016年9月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及半导体存储装置。
技术介绍
作为包含于存储系统的存储装置，已知有具有电阻性存储元件的半导体存储装置。作为具有电阻性存储元件的半导体存储装置，已知有MRAM(MagnetoresistiveRandomAccessMemory，磁致电阻式随机存储器)、ReRAM(ResistiveRandomAccessMemory，电阻式随机存储器)、PCRAM(Phase–ChangeRandomAccessMemory，相变随机存储器)等。
技术实现思路
本专利技术的实施方式提供可靠性高的半导体存储装置。实施方式的半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器。上述写入驱动器在使上述电阻性存储元件从第1电阻值成为比上述第1电阻值小的第2电阻值的第1写入工作中，向上述存储单元供给第1电压。上述写入驱动器在使上述电阻性存储元件从上述第2电阻值成为上述第1电阻值的第2写入工作中，向上述存储单本文档来自技高网...

【技术保护点】
一种半导体存储装置，该半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器；所述写入驱动器，在使所述电阻性存储元件从第1电阻值成为比所述第1电阻值小的第2电阻值的第1写入工作中，向所述存储单元供给第1电压；在使所述电阻性存储元件从所述第2电阻值成为所述第1电阻值的第2写入工作中，向所述存储单元供给与所述第1电压不同的第2电压。

【技术特征摘要】
2016.09.13 US 62/3941611.一种半导体存储装置，该半导体存储装置具有：包括电阻性存储元件的存储单元、以及写入驱动器；所述写入驱动器，在使所述电阻性存储元件从第1电阻值成为比所述第1电阻值小的第2电阻值的第1写入工作中，向所述存储单元供给第1电压；在使所述电阻性存储元件从所述第2电阻值成为所述第1电阻值的第2写入工作中，向所述存储单元供给与所述第1电压不同的第2电压。2.如权利要求1所述的半导体存储装置，所述第1电压比所述第2电压小。3.如权利要求2所述的半导体存储装置，所述第2电压比电源电压小。4.如权利要求1所述的半导体存储装置，在所述第1写入工作中在为所述第2电阻值的所述电阻性存储元件中流动的电流，比在所述第2写入工作中在为所述第2电阻值的所述电阻性存储元件中流动的电流小。5.如权利要求1所述的半导体存储装置，在所述第1写入工作中在为所述第1电阻值的所述电阻性存储元件中流动的电流，比在所述第2写入工作中在为所述第1电阻值的所述电阻性存储元件中流动的电流小。6.如权利要求1所述的半导体存储装置，所述写入驱动器包括：第1晶体管，其第1端与所述存储单元的第1端电连接，第2端与所述第1电压电连接，在所述第1写入工作中成为导通状态而向所述存储单元的第1端供给所述第1电压，在所述第2写入工作中成为截止状态；以及第2晶体管，其第1端与所述存储单元的第2端电连接，第2端与所述第2电压电连接，在所述第2写入工作中成为导通状态而向所述存储单元的第2端供给所述第2电压，在所述第1写入工作中成为截止状态。7.如权利要求6所述的半导体存储装置，所述第1晶体管的栅尺寸比所述第2晶体管的栅尺寸小。8.一种半导体存储装置，该半导体存储装置具有：包括电阻性存储元件的存储单元、写入驱动器、以及电压生成电路；所述写入驱动器在使所述电阻性存储元件从第1电阻值成为比所述第1电阻值小的第2电阻值的第1写入工作中，向所述存储单元供给第1电压；所述电压生成电路将所述第1电压供给所述写入驱动器，使所述第1电压根据温度而...

【专利技术属性】
技术研发人员：稻叶恒夫，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP