存储装置制造方法及图纸

本发明专利技术涉及存储装置，具备：存储单元阵列，具有多个存储单元；生成电路，生成参考电流；读出放大器，对在存储单元流通的单元电流和参考电流进行比较，检测存储单元所存储的数据；第1钳位晶体管，连接在读出放大器的第1输入端子与存储单元之间；第2钳位晶体管，连接在读出放大器的第2输入端子与生成电路之间；第1布线层，连接于第1钳位晶体管的栅，在第1方向延伸；第2布线层，连接于第2钳位晶体管的栅，在第1方向延伸，与第1布线层相邻地配置；第1屏蔽线，与第1布线层和第2布线层之一相邻地配置，在第1方向延伸，被施加固定电压，第1布线层与第2布线层之间的第1间隔比第1布线层和第2布线层之一与第1屏蔽线之间的第2间隔窄。

Storage device

The invention relates to a storage device, includes a memory cell array having a plurality of memory cells; generating circuit generates a reference current; sense amplifier, comparing unit current and the reference current in the storage unit circulation, detection of the stored data storage unit; the first clamp transistor is connected between the input terminal of the sense amplifier first and a storage unit; second clamp transistor connected between the input terminal and the sense amplifier second generation circuit; the first wiring layer is connected to the first transistor gate clamp, extending in a first direction; the second wiring layer is connected to the second transistor gate clamp, extend in the first direction, and the first layer disposed adjacent wiring; first shielding line, and the first wiring layer and the second wiring layer adjacent to one of the configuration, extend in the first direction, is applied to a fixed voltage, the first wiring layer and the second The first spacing between the wiring layers is narrower than the second interval between the first wiring layer and the second wiring layer and the first shield line.

【技术实现步骤摘要】
存储装置本申请以美国临时专利申请62/385912号(申请日：2016年9月9日)为在先申请而享有优先权。本申请通过参照该在先申请而包括该在先申请的全部内容。
本专利技术的实施方式涉及存储装置。
技术介绍
阻变式存储器作为半导体存储装置的一种而为人所知。另外，MRAM(magnetoresistiverandomaccessmemory，磁阻式随机存取存储器)作为阻变式存储器的一种而为人所知。MRAM是对存储信息的存储单元(memorycell)使用具有磁阻效应(magnetoresistiveeffect)的磁阻元件得到的存储器件。MRAM的写入方式中存在自旋注入(spininjection)写入方式。该自旋注入写入方式具有磁体的尺寸变得越小则磁化反转所需的自旋注入电流也变得越小这一性质，因此，有利于高集成化、低功耗化以及高性能化。
技术实现思路
本专利技术的实施方式提供能够抑制读取余裕(readmargin，读取裕量)的劣化的存储装置。实施方式的存储装置具备：存储单元阵列，其具有多个存储单元；生成电路，其生成参考电流(基准电流)；读出放大器(senseamplifier，感测放大器)，其对在存储单元中流通的单元电流和所述参考电流进行比较，检测所述存储单元所存储的数据；第1钳位晶体管(clamptransistor)，其连接在所述读出放大器的第1输入端子与所述存储单元之间；第2钳位晶体管，其连接在所述读出放大器的第2输入端子与所述生成电路之间；第1布线层，其连接于所述第1钳位晶体管的栅，沿第1方向延伸；第2布线层，其连接于所述第2钳位晶体管的栅，沿所述第1方向延伸，与所述第1布线层相邻地配置；以及第1屏蔽线，其与所述第1布线层和所述第2布线层中的一个布线层相邻地配置，沿所述第1方向延伸，被施加固定电压，所述第1布线层与所述第2布线层之间的第1间隔，比所述第1布线层和所述第2布线层中的一个布线层与所述第1屏蔽线之间的第2间隔窄。附图说明图1是第1实施方式涉及的半导体存储装置的框图。图2是图1所示的存储组件(memoryunit)的框图。图3是图1所示的列控制电路的框图。图4是图3所示的存储块(memoryblock)的电路图。图5是图4所示的MTJ元件的剖视图。图6是图3所示的读出放大器的电路图。图7是说明第1实施方式涉及的读出放大器周边的布线构造的俯视图。图8是说明读出放大器的工作的时间图(timingchart)。图9是说明第2实施方式涉及的读出放大器周边的布线构造的俯视图。图10是说明第3实施方式涉及的读出放大器周边的布线构造的俯视图。具体实施方式以下，参照附图，对实施方式进行说明。此外，在以下的说明中，对具有相同的功能以及构成的构成要素赋予相同的附图标记，仅在需要的情况下进行重复说明。附图是示意性或者概念性的图，各附图的尺寸以及比例等未必与实际值相同。各实施方式是示例用于对该实施方式的技术思想进行具体化的装置和/或方法的例子，实施方式的技术思想并非将构成部件的材质、形状、构造、配置等特定为下述内容。在以下的实施方式中，作为半导体存储装置，列举阻变式存储器的一种即MRAM(magnetoresistiverandomaccessmemory，磁阻式随机存取存储器)为例来进行说明。[第1实施方式][1]半导体存储装置的构成图1是第1实施方式涉及的半导体存储装置(MRAM)10的框图。半导体存储装置10具备存储组件11、行解码器(rowdecoder)12、列解码器(columndecoder)13、列控制电路14、输入输出电路(I/O电路)15、地址寄存器17、控制器(主控制电路)18以及电压发生电路19。存储组件11具备多个存储单元MC。各存储单元MC包括作为存储元件的MTJ(magnetictunneljunction，磁隧道结)元件。关于存储单元MC的具体的构成，将在后面进行说明。在存储组件11中，配设有在行方向延伸的多个字线(wordline)WL、在与行方向交叉的列方向延伸的多个位线(bitline)BL以及在列方向延伸的多个源线(sourceline)SL。存储单元MC连接于1条字线WL、1条位线BL以及1条源线SL。行解码器12连接于多个字线WL。行解码器12从地址寄存器17接收行地址。行解码器12对行地址进行解码，并且基于解码信号(行选择信号)选择字线WL。行解码器12例如具备驱动字线WL的驱动器(未图示)。列解码器13从地址寄存器17接收列地址。列解码器13对列地址进行解码，将解码信号(列选择信号)发送给列控制电路14。列控制电路14连接于多个位线BL以及多个源线SL。列控制电路14对所选择出的列，进行数据的读取、数据的写入以及数据的擦去(擦除)。列控制电路14包括读出放大器(读取电路)以及写入驱动器(写入电路)等。关于列控制电路14的具体的构成，将在后面进行说明。输入输出电路15经由输入输出端子I/O与外部装置连接。输入输出电路15在与外部装置之间进行数据的授受。输入输出电路15与列控制电路14之间的数据的授受经由总线16来进行。总线16是双向数据总线。控制器18控制半导体存储装置10的整体工作。控制器18从外部装置(主控制器等)接收各种外部控制信号，例如片选使能信号/CE、地址锁存使能信号ALE、命令锁存使能信号CLE、写入使能信号/WE以及读取使能信号/RE。附记在信号名称上的“/”表示低电平有效(activelow)。控制器18基于这些外部控制信号，识别从输入输出端子I/O供给的地址Add以及命令Com。而且，控制器18将地址Add经由地址寄存器17传输到行解码器12以及列解码器13。另外，控制器18对命令Com进行解码。控制器18按照外部控制信号以及命令，进行与数据的读取、数据的写入以及数据的擦去有关的各个序列控制。电压发生电路19发生(生成)各工作所需的内部电压(例如，包括从电源电压升压得到的电压)。电压发生电路19由控制器18进行控制，发生所需的电压。[1-1]存储组件11的构成图2是表示图1所示的存储组件11的一例的框图。存储组件11具备多个存储体(bank)20。在图2中，作为一例示出了4个存储体20-0～20-3。此外，在本实施方式的说明中，在无需特别地对多个存储体20-0～20-3进行区分的情况下，以省略分支编号的方式进行记载，与该没有分支编号的记载有关的说明对多个存储体20-0～20-3的各存储体相同。关于其他带分支编号的参照符号，也同样地进行处理。在本实施方式中，能够以存储体20为单位，进行数据的读取、数据的写入以及数据的擦去。[1-2]列控制电路14的构成图3是图1所示的列控制电路14的框图。在图3中，示出了位线和源线被层级化的构成例，但存储单元与位线和源线之间的对应关系可以任意设定。存储体20具备多个存储块MB0～MBj。“j”是1以上的整数。各存储块MB具备配置成矩阵状的多个存储单元MC。在存储块MB中，配设有多个字线WL(WL0～WLn)、多个位线BL以及多个源线SL。“n”是1以上的整数。列控制电路14具备列选择电路21-0～21-j、列选择电路22-0～22-j、写入驱动器23-0～23-j、读出放大器24-0～24-j、灌电流(curre本文档来自技高网...

【技术保护点】
一种存储装置，具备：存储单元阵列，其具有多个存储单元；生成电路，其生成参考电流；读出放大器，其对在存储单元中流通的单元电流和所述参考电流进行比较，检测所述存储单元所存储的数据；第1钳位晶体管，其连接在所述读出放大器的第1输入端子与所述存储单元之间；第2钳位晶体管，其连接在所述读出放大器的第2输入端子与所述生成电路之间；第1布线层，其连接于所述第1钳位晶体管的栅，沿第1方向延伸；第2布线层，其连接于所述第2钳位晶体管的栅，沿所述第1方向延伸，与所述第1布线层相邻地配置；以及第1屏蔽线，其与所述第1布线层和所述第2布线层中的一个布线层相邻地配置，沿所述第1方向延伸，被施加固定电压，所述第1布线层与所述第2布线层之间的第1间隔，比所述第1布线层和所述第2布线层中的一个布线层与所述第1屏蔽线之间的第2间隔窄。

【技术特征摘要】
2016.09.09 US 62/3859121.一种存储装置，具备：存储单元阵列，其具有多个存储单元；生成电路，其生成参考电流；读出放大器，其对在存储单元中流通的单元电流和所述参考电流进行比较，检测所述存储单元所存储的数据；第1钳位晶体管，其连接在所述读出放大器的第1输入端子与所述存储单元之间；第2钳位晶体管，其连接在所述读出放大器的第2输入端子与所述生成电路之间；第1布线层，其连接于所述第1钳位晶体管的栅，沿第1方向延伸；第2布线层，其连接于所述第2钳位晶体管的栅，沿所述第1方向延伸，与所述第1布线层相邻地配置；以及第1屏蔽线，其与所述第1布线层和所述第2布线层中的一个布线层相邻地配置，沿所述第1方向延伸，被施加固定电压，所述第1布线层与所述第2布线层之间的第1间隔，比所述第1布线层和所述第2布线层中的一个布线层与所述第1屏蔽线之间的第2间隔窄。2.根据权利要求1所述的存储装置，还具备第2屏蔽线，该第2屏蔽线与所述第1布线层和所述第2布线层中的另一个布线层相邻地配置，沿所述第1方向延伸，被施加固定电压，所述第1间隔，比所述第1布线层和所述第2布线层中的另一个布线层与所述第2屏蔽线之间的第3间隔窄。3.根据权利要求1所述的存储装置，还具备：多个读出放大器，其包括所述读出放大器，与所述多个存储单元相对应地设置；多个第1钳位晶体管，其包括所述第1钳位晶体管，连接于所述多个读出放大器；以及多个第2钳位晶体管，其包括所述第2钳位晶体管，连接于所述多个读出放大器，所述第1布线层连接于所述多个第1钳位晶体管的栅，所述第2布线层连接于所述多个第2钳位晶体管的栅。4.根据权利...

【专利技术属性】
技术研发人员：片山明，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP