制造半导体装置的方法制造方法及图纸

本公开涉及制造半导体装置的方法。改善了半导体装置的性能和可靠性。形成绝缘膜，使得嵌入控制栅极电极、存储器栅极电极和栅极电极，然后通过第一抛光来露出控制栅极电极、存储器栅极电极和栅极电极的顶部。随后，通过去除栅极电极形成沟槽并用金属膜填充，并且执行第二抛光以形成包括该金属膜的栅极电极。绝缘膜是具有高间隙填充特性的O3‑TEOS膜，因此减少了绝缘膜中缝的形成。此外，在第一抛光之前，O3‑TEOS膜在氧化气氛中经受热处理，从而减少第二抛光期间绝缘膜的凹陷。

【技术实现步骤摘要】
制造半导体装置的方法相关申请的交叉引用2016年8月25日提交的日本专利申请No.2016-164586的公开内容(包括说明书、附图和摘要)通过引用整体地并入本文。
本专利技术涉及制造半导体装置的方法。例如，本专利技术可以用于制造具有非易失性存储器的半导体装置的方法。
技术介绍
具有由MISFET的栅极电极之下的氧化物膜夹着的电荷捕获绝缘膜的存储器单元被广泛用作具有电可写和可擦除的非易失性存储器的存储器单元的半导体装置。存储器单元被称为包括单栅极型单元和分离栅极型单元的金属氧化物氮化物氧化物半导体(MONOS)型单元，并被用作微型计算机的非易失性存储器。包括金属栅极电极和高介电常数膜(高k膜)的晶体管随着微型计算机的功耗降低和/或微型计算机加速而越来越多地用于逻辑电路部分中。已知所谓的后栅极工艺是一种形成这样的晶体管的方法，其中使用包括形成在衬底上的多晶硅膜的虚设栅极电极形成源极区域和漏极区域，然后虚设栅极电极被金属栅极电极替换。具体地说，具有虚设栅极电极的晶体管被层间绝缘膜覆盖，然后对层间绝缘膜的顶部进行抛光以露出虚设栅极电极的顶部。随后，去除虚设栅极电极，并且用金属栅极电极填充所本文档来自技高网...

【技术保护点】
一种制造半导体装置的方法，包括以下步骤：(a)提供半导体衬底，所述半导体衬底在所述半导体衬底的主表面中具有存储器单元区域和外围电路区域；(b)在所述存储器单元区域中，形成存储器单元，所述存储器单元包括：第一栅极电极，形成在所述半导体衬底的所述主表面之上，所述半导体衬底的所述主表面与所述第一栅极电极之间具有第一栅极绝缘膜；第二栅极电极，在所述半导体衬底的所述主表面之上与所述第一栅极电极相邻地形成，所述半导体衬底的所述主表面与所述第二栅极电极之间具有第二栅极绝缘膜，所述第二栅极绝缘膜包括电荷累积区域；以及第一源极区域和第一漏极区域，形成在所述半导体衬底的所述主表面中以将所述第一栅极电极和所述第二栅...

【技术特征摘要】
2016.08.25 JP 2016-1645861.一种制造半导体装置的方法，包括以下步骤：(a)提供半导体衬底，所述半导体衬底在所述半导体衬底的主表面中具有存储器单元区域和外围电路区域；(b)在所述存储器单元区域中，形成存储器单元，所述存储器单元包括：第一栅极电极，形成在所述半导体衬底的所述主表面之上，所述半导体衬底的所述主表面与所述第一栅极电极之间具有第一栅极绝缘膜；第二栅极电极，在所述半导体衬底的所述主表面之上与所述第一栅极电极相邻地形成，所述半导体衬底的所述主表面与所述第二栅极电极之间具有第二栅极绝缘膜，所述第二栅极绝缘膜包括电荷累积区域；以及第一源极区域和第一漏极区域，形成在所述半导体衬底的所述主表面中以将所述第一栅极电极和所述第二栅极电极夹在之间，以及在所述外围电路区域中形成MISFET，所述MISFET包括：第三栅极电极，形成在所述半导体衬底的所述主表面之上，所述半导体衬底的所述主表面与所述第三栅极电极之间具有第三栅极绝缘膜；以及第二源极区域和第二漏极区域，形成在所述半导体衬底的所述主表面之上以将所述第三栅极电极夹在之间；(c)在所述半导体衬底的所述主表面之上形成包含在第一温度形成的O3-TEOS膜的第一绝缘膜以覆盖所述存储器单元和所述MISFET；(d)在氧化气氛中以第二温度对所述第一绝缘膜执行热处理；(e)在步骤(d)之后，对所述第一绝缘膜执行第一抛光以露出所述第一栅极电极、所述第二栅极电极和所述第三栅极电极的顶部；(f)在所述外围电路区域中，去除所述第三栅极电极以在所述第一绝缘膜中形成沟槽；(g)在所述第一绝缘膜之上形成金属膜以填充所述沟槽；以及(h)对所述金属膜执行第二抛光以选择性地将所述金属膜留在所述沟槽中，从而在所述沟槽中形成所述MISFET的第四栅极电极。2.根据权利要求1所述的方法，其中所述第二温度低于所述第一温度。3.根据权利要求1所述的方法，其中所述氧化气氛包括O2、O3、H2O和H2O2中的一种。4.根据权利要求1所述的方法，其中步骤(c)中的O3-TEOS膜的硅烷醇(Si-O-H)基团与硅氧烷(Si-O-Si)基团的比率为10％或更大。5.根据权利要求1所述的方法，其中在所述热处理之后的所述第一绝缘膜的相对介电常数低于在所述热处理之前所述第一绝缘膜的相对介电常数。6.根据权利要求1所述的方法，其中在步骤(f)中，通过湿蚀刻工艺去除所述第三栅极电极，以及其中在所述热处理之后的所述第一绝缘膜的湿蚀刻速率低于在所述热处理之前的所述第一绝缘膜的湿蚀刻速率。7.根据权利要求6所述的方法，其中所述第三栅极电极包括多晶硅膜。8.根据权利要求1所述的方法，在步骤(b)和步骤(c)之间还包括以下步骤，(i)在所述第一源极区域、所述第一漏极区域、所述第二源极区域和所述第二漏极区域的顶部之上形成第一硅化物层。9.根据权利要求8所述的方...

【专利技术属性】
技术研发人员：山口直，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP