基于开关电容的TSV测试电路及测试方法技术

本发明专利技术公开了一种基于开关电容的TSV测试电路及测试方法，涉及半导体领域。基于开关电容的TSV测试电路的等效电阻单元包括复数个等效电阻模块，每个等效电阻模块对应一待测穿透硅通孔，等效电阻模块的测试端口与对应的待测穿透硅通孔的测试端连接，所有的等效电阻模块的充电端口共同连接以形成等效电阻单元的充电端；公共测试单元的电量输出端与等效电阻单元的充电端连接，公共测试单元用以根据第三控制输入端的第三控制信号、第一控制输入端的第一控制信号，及第二控制输入端的第二控制信号控制待测穿透硅通孔的充放电状态，以进行测试，通过测试输出端输出待测穿透硅通孔的测试结果。

TSV test circuit and test method based on switched capacitor

The invention discloses a TSV test circuit and a testing method based on the switched capacitor, which relates to the semiconductor field. The equivalent resistance of TSV unit test circuit comprises a plurality of equivalent resistance module based on each module corresponds to a equivalent resistance measured through silicon vias, test ports and the corresponding equivalent resistance module to be tested through silicon vias test is connected with the charging end charging port equivalent resistor module all connected together in order to form the equivalent resistance unit; charging power output end of the public test unit and the equivalent resistance unit is connected with the public test unit according to the first control signal third control input of the third control signal and the first control input, second control state of charge and discharge control signal to be measured through silicon vias and two control the input to test through output test output test results through silicon vias.

【技术实现步骤摘要】
基于开关电容的TSV测试电路及测试方法
本专利技术属于半导体领域，尤其涉及一种基于开关电容的TSV(Through-SiliconVia，穿透硅通孔)测试电路及测试方法。
技术介绍
随着半导体行业的发展，摩尔定律受到越来越多的挑战，互连线延迟已经远远超过门电路延迟而导致了一系列时序、功耗、耦合和串扰问题。面对集成电路在发展与创新上的需求，基于TSV的三维集成电路(Three-dimensionalintegratedcircuit,3DIC)通过TSV结构将多层硅片进行垂直互连，有效地克服二维集成电路的缺点，以更小的体积容纳更为丰富的功能，成为下一代集成电路的发展趋势。在三维集成电路技术中，TSV作为多层芯片间的垂直互连对整个芯片的信号完整性有着重要的影响。由于TSV在三维非存储逻辑集成中的工艺尚未完全成熟，TSV形成或晶片绑定过程中产生的缺陷直接导致三维集成芯片的良品率较低。根据相关报道，晶片绑定前TSV的失效率为0.005％到5％；晶片垂直绑定中，由于减薄、氧化等工艺过程，TSV的成品率进一步降低，这些因素严重影响三维集成电路芯片的良品率，阻碍三维集成电路市场化。因此，如何保证待绑定芯片中TSV的有效性和可靠性是实现三维集成电路大规模应用必须解决的问题之一。而该问题最直接的解决方法就是在三维集成电路绑定前对TSV进行有效的测试。
技术实现思路
本专利技术的目的是为了解决三维集成电路绑定前对TSV进行有效的测试的问题，现提供一种在三维集成电路绑定前对TSV进行有效的测试的基于开关电容的TSV测试电路及测试方法。一种基于开关电容的TSV测试电路，包括：等效电阻单元，包括复数个等效电阻模块，每个所述等效电阻模块对应一待测穿透硅通孔，所述等效电阻模块包括第一控制输入端、第二控制输入端、测试端口、充电端口和接地端，所述测试端口与对应的所述待测穿透硅通孔的测试端连接，所有的所述等效电阻模块的充电端口共同连接以形成所述等效电阻单元的充电端；公共测试单元，包括第三控制输入端、测试输出端、时钟端口、供电端和电量输出端，所述电量输出端与所述等效电阻单元的充电端连接，所述公共测试单元用以根据所述第三控制输入端的第三控制信号、所述第一控制输入端的第一控制信号，及所述第二控制输入端的第二控制信号控制所述待测穿透硅通孔的充放电状态，以进行测试，通过所述测试输出端输出所述待测穿透硅通孔的测试结果。优选的，所述等效电阻模块包括：第一传输门开关，串联于所述充电端口与所述待测穿透硅通孔的测试端之间，所述第一控制输入端形成于所述的第一传输门开关的控制端；第二传输门开关，串联于所述待测穿透硅通孔的测试端与所述接地端之间，所述第二控制输入端形成于所述的第二传输门开关的控制端；所述待测穿透硅通孔的测试端连接于所述第一传输门开关与第二传输门开关之间。优选的，所述公共测试单元包括：三输入与门，包括第一输入端、第二输入端、第三输入端和输出端，所述三输入与门的输出端形成所述测试输出端，所述第一输入端形成所述时钟端口；第三传输门开关，所述第三传输门开关的一端形成所述供电端；标准电容，所述标准电容的一端接地，所述标准电容的另一端连接所述第三传输门开关的另一端；反相器，所述反相器的输入端与所述第三传输门开关的控制端共同形成所述第三控制输入端，所述反相器的输出端连接所述三输入与门的第二输入端；驱动器，所述驱动器的输入端同时连接所述标准电容的另一端和所述第三传输门开关的另一端共同形成所述公共测试单元的电量输出端。本专利技术还提供了一种基于开关电容的TSV测试电路的测试方法，用以逐个对复数个所述待测穿透硅通孔进行测试，分别将每个所述待测穿透硅通孔连接于相应的等效电阻模块中，对每个所述待测穿透硅通孔进行测试的方法包括下述步骤：S1.初始化阶段，将预设时钟信号通过时钟端口输入至公共测试单元，将第三控制信号通过第三控制输入端输入至所述公共测试单元中，通过第三控制信号控制第三传输门开关闭合，使所述公共测试单元中的标准电容在预设时间内充电至预设电压，将第一控制信号通过第一控制输入端输入至等效电阻模块中，通过所述第一控制信号控制所述第一传输门开关断开，将第二控制信号通过第二控制输入端输入至等效电阻模块中，通过第二控制信号控制所述第二传输门开关闭合，使所述待测穿透硅通孔在预设时间内对地放电至0V；S2.测试阶段，将预设周期信号通过时钟端口输入至所述公共测试单元中以进行计数，通过第三控制信号控制第三传输门开关断开，以切断所述公共测试单元中的标准电容与片上电源的连接；同时，通过第一控制信号和第二控制信号分别控制所述第一传输门开关和所述第二传输门开关以预设周期交替开启关断，所述第一控制信号和第二控制信号在0/1之间周期性切换，获取所述标准电容的电压测试数据，通过所述公共测试单元将所述电压测试数据转换为脉冲数字信号由所述测试输出端输出，以获取所述待测穿透硅通孔的测试结果。上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本专利技术的目的。本专利技术的有益效果在于，采用基于开关电容的TSV测试电路对TSV进行绑定前测试，该测试电路结构简单有效性高，且具有较高的测试精度；测试电路受工艺偏差(processvariation)的影响较小，测试鲁棒性高；测试电路可用于TSV漏电故障，开路故障和阻性故障的测试，故障类型覆盖广；测试电路合理利用片上资源，测试时间短，占片面积小。附图说明图1为本专利技术所述的基于开关电容的TSV测试电路的一种实施例的电路图；图2为本专利技术所述等效电阻单元的原理图；图3为本专利技术所述的基于开关电容的TSV测试电路的测试原理图；图4为传输门开关S1和S2的工作周期示意图；图5为TSV高阻故障判断精度曲线图；图6为TSV漏电故障测试时序图；图7为无故障TSV漏电故障测试结果图；图8为存在20μΩ-1漏电故障的TSV的漏电故障测试结果图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。如图1所示，一种基于开关电容的TSV测试电路，包括：等效电阻单元，包括复数个等效电阻模块2，每个等效电阻模块2对应一待测穿透硅通孔，等效电阻模块2包括第一控制输入端、第二控制输入端、测试端口、充电端口和接地端，测试端口与对应的待测穿透硅通孔的测试端连接，所有的等效电阻模块2的充电端口共同连接以形成等效电阻单元的充电端；公共测试单元1，包括第三控制输入端、测试输出端、时钟端口、供电端和电量输出端，电量输出端与等效电阻单元的充电端连接，公共测试单元1用以根据第三控制输入端的第三控制信号、第一控制输入端的第一控制信号，及第二控制输入端的第二控制信号控制待测穿透硅通孔的充放电状态，以进行测试，通过测试输出端输出待测穿透硅通孔的测试结果。在本实施例中，采用基于开关电容的TSV测试电路对TSV进行绑定前测试，该测试电路结构简单有效性本文档来自技高网...

【技术保护点】
一种基于开关电容的TSV测试电路，其特征在于，包括：等效电阻单元，包括复数个等效电阻模块(2)，每个所述等效电阻模块(2)对应一待测穿透硅通孔，所述等效电阻模块(2)包括第一控制输入端、第二控制输入端、测试端口、充电端口和接地端，所述测试端口与对应的所述待测穿透硅通孔的测试端连接，所有的所述等效电阻模块(2)的充电端口共同连接以形成所述等效电阻单元的充电端；公共测试单元(1)，包括第三控制输入端、测试输出端、时钟端口、供电端和电量输出端，所述电量输出端与所述等效电阻单元的充电端连接，所述公共测试单元(1)用以根据所述第三控制输入端的第三控制信号、所述第一控制输入端的第一控制信号，及所述第二控制输入端的第二控制信号控制所述待测穿透硅通孔的充放电状态，以进行测试，通过所述测试输出端输出所述待测穿透硅通孔的测试结果。

【技术特征摘要】
1.一种基于开关电容的TSV测试电路，其特征在于，包括：等效电阻单元，包括复数个等效电阻模块(2)，每个所述等效电阻模块(2)对应一待测穿透硅通孔，所述等效电阻模块(2)包括第一控制输入端、第二控制输入端、测试端口、充电端口和接地端，所述测试端口与对应的所述待测穿透硅通孔的测试端连接，所有的所述等效电阻模块(2)的充电端口共同连接以形成所述等效电阻单元的充电端；公共测试单元(1)，包括第三控制输入端、测试输出端、时钟端口、供电端和电量输出端，所述电量输出端与所述等效电阻单元的充电端连接，所述公共测试单元(1)用以根据所述第三控制输入端的第三控制信号、所述第一控制输入端的第一控制信号，及所述第二控制输入端的第二控制信号控制所述待测穿透硅通孔的充放电状态，以进行测试，通过所述测试输出端输出所述待测穿透硅通孔的测试结果。2.根据权利要求1所述的基于开关电容的TSV测试电路，其特征在于，所述等效电阻模块(2)包括：第一传输门开关，串联于所述充电端口与所述待测穿透硅通孔的测试端之间，所述第一控制输入端形成于所述的第一传输门开关的控制端；第二传输门开关，串联于所述待测穿透硅通孔的测试端与所述接地端之间，所述第二控制输入端形成于所述的第二传输门开关的控制端；所述待测穿透硅通孔的测试端连接于所述第一传输门开关和第二传输门开关之间。3.根据权利要求1所述的基于开关电容的TSV测试电路，其特征在于，所述公共测试单元(1)包括：三输入与门(12)，包括第一输入端、第二输入端、第三输入端和输出端，所述三输入与门(12)的输出端形成所述测试输出端，所述第一输入端形成所述时钟端口；第三传输门开关(TG0)，所述第三传输门开关(TG0)的一端形成所述供电端；标准电容，所述标准电容的一端接地，所述标准电容的另一端连接所述...

【专利技术属性】
技术研发人员：俞洋，方旭，彭喜元，徐康康，
申请(专利权)人：哈尔滨工业大学，
类型：发明
国别省市：黑龙江,23