外延Ⅲ族氮化物中的掺杂阻挡层制造技术

一种半导体结构具有直接接触的Ⅲ‑N族缓冲层(16)和Ⅲ‑N族阻挡层(18)，以在Ⅲ‑Ⅴ族缓冲层与所述Ⅲ‑N族阻挡层之间形成结(20)，从而产生二维电子气(2DEG)沟道，Ⅲ‑N族阻挡层具有变化的掺杂剂浓度。Ⅲ‑N族阻挡层的最接近于结的下部区域(18a)没有有意引入的掺杂剂，并且位于下部区域上方的区域(18b)具有有意引入的掺杂剂，所述掺杂剂具有的掺杂浓度大于每cm

Doping barrier layer in epitaxial III nitride

III group N buffer layer of a semiconductor structure having direct contact (16) and III group N barrier layer (18), in III V buffer layer and the third group N barrier layer formed between the node (20), resulting in a two-dimensional electron gas (2DEG) channel doping the concentration of III group N barrier layer has changed. The lower region III group N barrier layer closest to the node (18a) no dopant introduced intentionally, and is located in the lower region above the area (18B) has a dopant to introduce the doping concentration of the dopant is greater than cm

【技术实现步骤摘要】
【国外来华专利技术】外延Ⅲ族氮化物中的掺杂阻挡层
本公开内容总体上涉及半导体结构并且更具体地涉及Ⅲ族氮化物(Ⅲ-N)半导体结构。
技术介绍
如本领域已知的，基于Ⅲ族氮化物的高电子迁移率晶体管(HEMT)需要低缓冲和低栅极电流泄漏以最小化损耗。由分子束外延(MBE)生长的GaNHEMT一般示出了良好的“导通”状态性能，而高泄漏处于“关断”状态。还如本领域已知的，掺杂半导体是包含并入到半导体的晶体结构中的杂质、外来原子的半导体。这些杂质由于在生长半导体期间缺乏控制而是无意的或者它们可以被有意添加以在半导体中提供自由载流子。例如，在使用MBE的HEMT生长层中，MBE器件中的污染物在MBE生长层中引入背景材料或所谓的无意掺杂(UID)区域。这些UID区域一般具有每cm35×1014至5×1016原子数或更小的掺杂浓度。因此，如本文中所使用，UID区域或层被认为包括由于在生长半导体期间缺乏控制而无意的材料或微粒和/或具有一般具有每cm35×1014至5×1016原子数或更小的掺杂浓度。
技术实现思路
根据本公开内容，半导体结构被提供有Ⅲ-N族缓冲层以及与Ⅲ-N族缓冲层直接接触的Ⅲ-N族阻挡层，以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道。Ⅲ-N族阻挡层包括最接近于结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。在一个实施例中，半导体结构被提供有直接接触的Ⅲ-N族缓冲层和Ⅲ-N族阻挡层，以在Ⅲ-N族缓冲层与Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道，Ⅲ-N族阻挡层具有变化的掺杂剂浓度。Ⅲ-N族阻挡层的最接近于结的下部区域无有意引入的掺杂剂，并且位于下部区域上方的区域具有有意引入的预定掺杂剂，所述预定掺杂剂具有的预定掺杂浓度大于每cm31×1017的原子数。在一个实施例中，Ⅲ-N族阻挡层具有最接近于结的具有一般每cm35×1014至5×1016或更少原子数的掺杂浓度的下部区域以及位于下部区域上方的具有大于每cm31×1017原子数的预定掺杂浓度的预定掺杂剂的区域。在一个实施例中，阻挡层是AlGaN，并且缓冲层是GaN。在一个实施例中，Ⅲ-N族阻挡层的位于结与离结的预定距离D之间的区域中的掺杂浓度比Ⅲ-N族阻挡层的大于预定距离D的区域中的掺杂浓度小至少10倍。在一个实施例中，预定距离大于1.5nm。在一个实施例中，其中电载流子发生阻挡层是AlxGa1-xN、AlxIn1-xN、或(AlyGa1-y)xIn1-xN，其中0＜X≤1并且0＜Y≤1。在一个实施例中，预定掺杂剂是碳(C)、铍(Be)、铬(Cr)、钒(V)、锰(Mg)、锌(Zn)、或铁(Fe)。在一个实施例中，预定掺杂剂在电载流子发生层内采集从污染物中出现的电荷载流子或晶体缺陷。在一个实施例中，一种方法被提供用于形成半导体结构。所述方法包括形成直接接触的Ⅲ-N族阻挡层和Ⅲ-N族缓冲层，一层被形成有低于另一层的带隙，从而在具有较低带隙的一层中产生二维电子气(2DEG)。Ⅲ-N族阻挡层的形成包括：在形成Ⅲ-N族阻挡层的初始阶段之后在Ⅲ-N族阻挡层的阶段期间引入预定掺杂剂，而在形成Ⅲ-N族阻挡层的初始阶段期间抑制预定掺杂剂被引入到Ⅲ-N族阻挡层中。在一个实施例中，Ⅲ-N族阻挡层形成包括：在Ⅲ-N族阻挡层形成期间将预定掺杂剂的掺杂剂浓度的量作为Ⅲ-N族阻挡层厚度的函数而变化。在一个实施例中，Ⅲ-N族阻挡层形成包括：将预定掺杂剂的掺杂剂浓度的量作为离结的距离的函数而变化。在一个实施例中，Ⅲ-N族阻挡层中的位于下部区域上方的区域中引入的预定掺杂剂具有的掺杂剂浓度大于每cm31×1017的原子数。专利技术人已经认识到在AlGaN/GaNHEMT中电子波函数主要存在于结界面的下带隙材料中并且不会在阻挡层本身中延伸得非常深。因此，通过使最接近于无意掺杂(UID)的结界面的预定距离为至少1.5nm，可以维持性能并且可以使阻挡层本身对于通过在离界面或结大于1.5nm的区域中掺杂原子(如碳或铍)的电子传输更加有抵抗。因此，通过将有意或预定掺杂剂(例如，碳或铍)远离结移动，这样的结构减小了泄漏电流，同时维持器件性能并且还减少了对电流崩塌的影响。通过在生长过程(碳或铍突然或受控地至高于每cm31×1017的原子数的水平)期间选择性地掺杂半导体阻挡层的部分，减小了来自HEMT中的栅极和漏极接触部的“关断”状态泄漏电流。选择性地加入半导体阻挡层的部分中的碳和/或铍增大了电子传输的氮化物阻挡层电阻而并非使器件的总体性能退化。因此，在阻挡层中添加具有每cm35×1016或更少的原子数的掺杂浓度的间隔体层(阻挡层的下部UID区域)减少了对异质结结构的DC特性的影响并且允许对总体器件性能进行一些调整。在附图和说明书中阐述了本公开内容的一个或多个实施例的细节。根据说明书和附图以及权利要求，本公开内容的其它特征、目标和优点将显而易见。附图说明图1是根据本公开内容的HEMT的图解截面示意图；图2是根据本公开内容的AlGaN/GaNHEMT的图解截面示意图；以及图3A-3E是显示在制造阻挡层的初始阶段之后在制造阻挡层的阶段期间图2的HEMT的阻挡层中的预定掺杂剂的掺杂浓度作为HEMT的缓冲层与阻挡层之间的HEMT的结的距离D的函数的各种曲线。各种附图中的类似的附图标记指示类似的元件。具体实施方式现在参考图1，HEMT器件10被示出为具有衬底12，例如碳化硅(SiC)、硅(Si)或蓝宝石。成核层(NL)结构14沉积在衬底12上。成核层(NL)结构14有助于各种接合之间的过渡、晶格、化合价、以及存在于衬底12与缓冲层结构16之间的多晶硅类型失配。成核层结构14可以是若干原子层或包含微米级生长以上的多种材料。缓冲层结构16包括一种或多种Ⅲ族氮化物并且一般被分为两个区域。缓冲层结构16a的上部部分或沟道区域大体上没有掺杂剂(即其为UID区域)，而相邻于成核层14的下部区域16包括任何适合的常规掺杂剂以形成绝缘区域16b。阻挡层18通过分子束外延(MBE)形成在缓冲层16的上部或沟道区域16a上并且接触缓冲层16的上部或沟道区域16a，这里为Ⅲ-N族层。更具体地，在MBE过程的初始阶段期间，生长阻挡层18a的部分被无意地保留未掺杂；从而层18a是具有每cm35×1016原子数或更小的掺杂浓度水平。在MBE过程的初始阶段之后(即，在形成UID下部18a之后)，MBE过程继而将预定掺杂剂(这里例如为碳)引入到MBE生长过程中从而形成阻挡层的上部18B。因此，在MBE过程的初始阶段之后，MBE过程将根据与缓冲层16之间(更具体地在层16a与缓冲层18之间)的结20的距离D来改变阻挡层18中的预定掺杂剂。更具体地，Ⅲ-N族缓冲层16与Ⅲ-N族阻挡层18被形成为直接接触。这里例如，缓冲层16具有比缓冲层18更低的带隙，并且因此缓冲层16与阻挡层18之间的异质结20在一个层中产生二维电子气(2DEG)沟道，所述层具有图1中的缓冲层16的上部区域16a中所示的较低带隙。Ⅲ-N族阻挡层18形成过程包括在MBE过程的初始阶段期间抑制预定掺杂剂被引入到Ⅲ-N族阻挡层中，本文档来自技高网...

【技术保护点】
一种半导体结构，包括：Ⅲ‑N族缓冲层；Ⅲ‑N族阻挡层，其与所述Ⅲ‑N族缓冲层直接接触，以在所述Ⅲ‑N族缓冲层与所述Ⅲ‑N族阻挡层之间形成结，从而在所述Ⅲ‑N族缓冲层和所述Ⅲ‑N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道；并且其中，所述Ⅲ‑N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。

【技术特征摘要】
【国外来华专利技术】2015.06.16 US 14/740,7031.一种半导体结构，包括：Ⅲ-N族缓冲层；Ⅲ-N族阻挡层，其与所述Ⅲ-N族缓冲层直接接触，以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道；并且其中，所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。2.一种半导体结构，包括：Ⅲ-N族缓冲层；Ⅲ-N族阻挡层，其与所述Ⅲ-N族缓冲层直接接触，以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结，从而在所述结构中产生二维电子气(2DEG)沟道；并且其中，所述Ⅲ-N族阻挡层包括最接近于所述结的下部无意掺杂区域以及位于下部区域上方的有意掺杂区域。3.根据权利要求2所述的半导体结构，其中，所述阻挡层是AlxGa1-xN、AlxIn1-xN、或(AlyGa1-y)xIn1-xN，其中0＜X≤1并且0＜Y≤1。4.根据权利要求3所述的半导体结构，其中，位于所述下部区域上方的区域中的掺杂剂是碳、铍、铬、钒、锰、锌、或铁。5.根据权利要求2所述的半导体结构，其中，位于所述下部区域上方的区域与所述结间隔大于1.5nm。6.一种半导体结构，包括：Ⅲ-N族缓冲层；Ⅲ-N族阻挡层，其与所述Ⅲ-N族缓冲层直接接触，以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道；并且其中，所述Ⅲ-N族阻挡层具有最接近于所述结的下部区域以及位于所述下部区域上方的具有预定掺杂剂的区域，所述下部区域具有每cm35×1016或更少原子数的掺杂浓度，位于所述下部区域上方的所述区域具有大于每cm31×1017原子数的掺杂浓度。7.一种半导体结构，包括：Ⅲ-N族缓冲层；Ⅲ-N族阻挡层，其与所述Ⅲ-N族缓冲层直接接触，以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道；并且其中，所述Ⅲ-N族阻挡层具有预定掺杂剂，所述预定掺杂剂具有的预定掺杂浓度随着离所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间的所述结的距离而变化。8.根据权利要求7所述的半导体结构，其中，所述Ⅲ-N族阻挡层的位于所述结与离所述结的预定距离D之间的区域中的掺杂浓度比所述Ⅲ-N族阻挡层的大于所述预定距离D的区域中的掺杂浓度小至少10倍。9.根据权利要求8所述的半导体结构，其中，所述预定距离D大于1.5nm。10.一种半导体结构，包括：Ⅲ-N族缓冲层；Ⅲ-N族阻挡层，其与所述Ⅲ-N族缓冲层直接接触，以在所述Ⅲ-N族缓冲层与所述Ⅲ-N族阻挡层之间形成结，从而在所述Ⅲ-N族缓冲层和所述Ⅲ-N族阻挡层中具有较低带隙的层中产生二维电子气(2DEG)沟道；并且其中，对阻挡层的掺杂具有预定掺杂剂，所述预定掺杂剂在所述...

【专利技术属性】
技术研发人员：B·D·舒尔茨，A·托拉比，E·M·詹贝斯，S·列扎，W·E·霍克，
申请(专利权)人：雷声公司，
类型：发明
国别省市：美国,US