FPGA电路晶体管尺寸的快速优化方法技术

本发明专利技术属于集成电路技术领域，具体为一种FPGA电路晶体管尺寸的优化方法。本发明专利技术方法主要基于FPGA参数进行相关子电路解析，结合FPGA电路实现特性对电路的寄生参数初始化，然后对各子电路进行逐个优化，所有子电路优化完成后，再进行延迟和面积的综合优化，输出优化结果报告文件。本发明专利技术的优化方法可以采用相应的算法来提高优化质量、加快优化速度；如采用捆绑电路组合优化等方式来减小晶体管优化数量，提高优化速度；多线程加速将一些彼此没有耦合关系的电路进行并行化处理，加速优化进程。本发明专利技术可以极大地缩短FPGA电路晶体管尺寸的优化时间，电路设计效率比传统的全定制提高10倍以上。

A fast optimization method for the size of FPGA circuit transistors

【技术实现步骤摘要】
FPGA电路晶体管尺寸的快速优化方法
本专利技术属于集成电路
，具体涉及FPGA电路的晶体管尺寸的优化方法。
技术介绍
FPAG是一种基于重复单元的规整阵列结构，正是这种规整性结构使其往往率先使用世界最前沿IC工艺与设计技术，集成度在各类IC中名列前茅、已达数百亿晶体管。这种规整FPGA电路一般采用全定制设计方法以获得其高性能[1-4]，但由于组成其不同功能的电路模块之间尺寸选取相互关联耦合，通常的ASIC全定制设计技术应用于如此大容量FPGA电路时，优化空间十分受限。若不采用专门电路优化技术，在有限设计时间内很难获得全局最优解，将严重影响产品性能。本专利技术提出了一种适合于FPGA电路的晶体管尺寸快速优化方法，主要基于FPGA参数（如架构参数、工艺参数和电路参数）进行相关子电路解析，结合FPGA版图实现特性对电路的寄生参数（如寄生电阻R、寄生电容C）初始化，然后对各子电路进行逐个优化，所有子电路优化完成后，再进行延迟和面积的综合优化，输出优化结果报告文件。其核心思想是：从FPGA结构和电路特性出发，对其相关子电路进行延迟仿真与面积分析，根据不同优化目标优化电路晶体管尺寸，并得到电路尺寸最优解。本专利技术的优化方法可以采用相应的算法来提高优化质量、加快优化速度：例如，采用迭代优化算法如贪婪算法、模拟煺火算法等方法，对每个子电路逐个进行仿真，用于寻找电路晶体管尺寸的最优组合。采用通过捆绑电路组合优化等方式来减小晶体管优化数量，提高优化速度。多线程加速方案将一些彼此没有耦合关系的电路进行并行化处理，加速了优化速度。本专利技术可以极大地缩短FPGA电路晶体管尺寸的优化时间，电路设计效率至少可以提高10倍以上。参考文献：[1]BETZV,ROSEJ,MARQUARDTA.ArchitectureandCADforDeep-SubmicronFPGAS[J].SpringerInternational,1999,497[2]AHMEDE,ROSEJ.TheeffectofLUTandclustersizeondeep-submicronFPGAperformanceanddensity[J].IEEETransactionsonVeryLargeScaleIntegrationSystems,2004,12(3):288-98.[3]LEMIEUXG,LEEE,TOMM,etal.Directionalandsingle-driverwiresinFPGAinterconnect[A]in:proceedingsoftheIEEEInternationalConferenceonField-ProgrammableTechnology,2004Proceedings[C],F,2004.[4]KUONI,ROSEJ.ExploringAreaandDelayTradeoffsinFPGAsWithArchitectureandAutomatedTransistorDesign[J].VeryLargeScaleIntegrationSystemsIEEETransactionson,2011,19(1):71-84.。
技术实现思路
本专利技术的目的在于针对FPGA架构、电路与版图特性，提出优化速度快、优化结果准确的FPGA电路尺寸优化方法。本专利技术提出的FPGA电路尺寸优化方法，其流程如图1所示。具体步骤如下：（1）参数输入、电路解析。即输入FPGA的结构抽象参数，解析出相应的各类子电路及其网表；其中，所述结构抽象参数包括架构参数（如布线宽度，CLB内含有的LUT数目，LUT输入数等）、工艺参数（如所使用的工艺节点）等；（2）初始化，包括网表初始化和寄生参数初始化等。网表初始化指的是产生子电路的网表，为之后的仿真网表的产生做准备。寄生参数初始化指的是根据线负载模型，得到线寄生负载；这里的寄生参数包括寄生电阻R、寄生电容C等；（3）对各个子电路逐个进行仿真优化。当各个子电路的仿真网表产生之后，开始对各个子电路晶体管尺寸逐个进行动态仿真优化。具体可采用迭代优化算法如贪婪算法、模拟煺火算法等方法，对各个子电路逐个进行仿真优化。为了最大程度地减小电路的组合数量，需要对电路晶体管进行分组（如对于一个子电路的优化，可以以五个晶体管为一组，然后进行优化）。期间可以采用各种加速方法，如通过捆绑电路组合优化等方式来减小晶体管优化数量，提高优化速度；采用多线程加速方案进行并行化处理，加速了优化速度；（4）延迟和面积整体优化。当所有子电路优化完毕之后，根据全局时序延迟模型、面积模型得到延迟值和面积值代入代价函数，与上一次整体优化得到的结果进行比较。如果结果变好，那么继续进行下一次迭代优化。如果结果变差，那么说明当前已经达到了最优值，就结束。本专利技术中，所述代价函数可以是时序性能Delay代价函数、面积性能Area代价函数、时序面积综合性能AreaαDelayβ代价函数，根据需要选择。本专利技术中，所述对各个子电路晶体管尺寸逐个进行动态仿真优化，采用迭代优化算法如贪婪算法、模拟煺火算法进行电路优化设计。如图2所示，当优化一个关键子电路时，首先找出带优化的晶体管数，然后设定好初始条件（晶体管尺寸初始值）和边界条件（晶体管尺寸搜索范围），然后展开成多个晶体管尺寸组合数，如总共有M个待优化的晶体管，搜索范围个数为N，则总的尺寸组合数为NM，并且根据晶体管尺寸更新子电路的寄生参数，再进行电路仿真。将这多种晶体管组合的网表依次仿真后比较其代价函数值(AreaαDelayβ)；接着判断最优情况下的晶体管尺寸是否在边界值上。如果不在边界值上，则优化结束；如果是，则说明晶体管还有可优化的潜能，需要重新调整尺寸范围值，将初始条件改为边界尺寸，保持搜索范围个数不变，重新迭代优化。在该迭代过程中，可以采用各种加速方法，举例如下：如根据电路特性，通过捆绑电路组合优化等方式来减小晶体管优化数量，提高优化速度，以FPGA中常用的反相器和驱动器为例来说明：对于反相器的两个晶体管捆绑从而只需要当作一个晶体管来优化，这样可以有效地减少待优化晶体管的数目；对于复杂的驱动器，如本专利技术中涉及的带反相功能的驱动器、三态功能的驱动器，将其相应配置点设置以后（如图6），可以采用反相器的优化方法进行优化，减少优化晶体管的数目等。还可以采用多线程加速方案进行并行化处理，加速了优化速度：多线程加速方案将一些彼此没有耦合关系的电路进行并行化处理，加速了优化速度。因为上述优化过程涉及到多个晶体管尺寸组合数的情况，但是每一种晶体管尺寸组合是独立的，不受相互影响的，因此可以通过并行计算的方式来实现多种尺寸组合的并行仿真。具体的做法是生成多种尺寸组合的仿真网表，通过多线程的方法，并行仿真这些网表，达到加速效果。多线程策略非常适合实现运算的并行化，从而将会使运行的时间大大降低。本专利技术能够有效完成对FPGA芯片的电路的优化，采用迭代优化算法如贪婪算法、模拟煺火算法等方法，对每个子电路逐个进行仿真；通过捆绑电路组合优化等大大地减小了贪婪算法所需要遍历的组合数；通过多线程加速方案等可以很好地减少程序运行的时间。相比于已有的FPGA电路优化算法，本专利技术可以极大地缩短FPGA电路晶体管尺寸的优化时间，电路设计效率比传本文档来自技高网...

【技术保护点】
一种FPGA电路尺寸优化方法，其特征在于，具体步骤如下：（1）输入FPGA的结构抽象参数，解析出相应的各类子电路及其网表；其中，所述结构抽象参数包括架构参数、工艺参数；（2）初始化，包括网表初始化和寄生参数初始化；网表初始化是指产生子电路的网表，为之后的仿真网表的产生做准备；寄生参数初始化是指根据线负载模型，得到线寄生负载；这里的寄生参数包括寄生电阻R、寄生电容C；（3）对各个子电路逐个进行仿真优化；当各个子电路的仿真网表产生之后，开始对各个子电路晶体管尺寸逐个进行动态仿真优化；（4）延迟和面积整体优化；当所有子电路优化完毕之后，根据全局时序延迟模型、面积模型得到延迟值和面积值代入代价函数，与上一次整体优化得到的结果进行比较；如果结果变好，那么继续进行下一次迭代优化；如果结果变差，那么说明当前已经达到了最优值，就结束。

【技术特征摘要】
1.一种FPGA电路尺寸优化方法，其特征在于，具体步骤如下：（1）输入FPGA的结构抽象参数，解析出相应的各类子电路及其网表；其中，所述结构抽象参数包括架构参数、工艺参数；（2）初始化，包括网表初始化和寄生参数初始化；网表初始化是指产生子电路的网表，为之后的仿真网表的产生做准备；寄生参数初始化是指根据线负载模型，得到线寄生负载；这里的寄生参数包括寄生电阻R、寄生电容C；（3）对各个子电路逐个进行仿真优化；当各个子电路的仿真网表产生之后，开始对各个子电路晶体管尺寸逐个进行动态仿真优化；（4）延迟和面积整体优化；当所有子电路优化完毕之后，根据全局时序延迟模型、面积模型得到延迟值和面积值代入代价函数，与上一次整体优化得到的结果进行比较；如果结果变好，那么继续进行下一次迭代优化；如果结果变差，那么说明当前已经达到了最优值，就结束。2.根据权利要求1所述的...

【专利技术属性】
技术研发人员：来金梅，陈威同，王健，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31