FPGA电路晶体管尺寸的快速优化方法技术

本发明专利技术属于集成电路技术领域，具体为一种FPGA电路晶体管尺寸的优化方法。本发明专利技术方法主要基于FPGA参数进行相关子电路解析，结合FPGA电路实现特性对电路的寄生参数初始化，然后对各子电路进行逐个优化，所有子电路优化完成后，再进行延迟和面积的综合优化，输出优化结果报告文件。本发明专利技术的优化方法可以采用相应的算法来提高优化质量、加快优化速度；如采用捆绑电路组合优化等方式来减小晶体管优化数量，提高优化速度；多线程加速将一些彼此没有耦合关系的电路进行并行化处理，加速优化进程。本发明专利技术可以极大地缩短FPGA电路晶体管尺寸的优化时间，电路设计效率比传统的全定制提高10倍以上。

A fast optimization method for the size of FPGA circuit transistors

【技术实现步骤摘要】
FPGA电路晶体管尺寸的快速优化方法
本专利技术属于集成电路
，具体涉及FPGA电路的晶体管尺寸的优化方法。
技术介绍
FPAG是一种基于重复单元的规整阵列结构，正是这种规整性结构使其往往率先使用世界最前沿IC工艺与设计技术，集成度在各类IC中名列前茅、已达数百亿晶体管。这种规整FPGA电路一般采用全定制设计方法以获得其高性能[1-4]，但由于组成其不同功能的电路模块之间尺寸选取相互关联耦合，通常的ASIC全定制设计技术应用于如此大容量FPGA电路时，优化空间十分受限。若不采用专门电路优化技术，在有限设计时间内很难获得全局最优解，将严重影响产品性能。本专利技术提出了一种适合于FPGA电路的晶体管尺寸快速优化方法，主要基于FPGA参数（如架构参数、工艺参数和电路参数）进行相关子电路解析，结合FPGA版图实现特性对电路的寄生参数（如寄生电阻R、寄生电容C）初始化，然后对各子电路进行逐个优化，所有子电路优化完成后，再进行延迟和面积的综合优化，输出优化结果报告文件。其核心思想是：从FPGA结构和电路特性出发，对其相关子电路进行延迟仿真与面积分析，根据不同优化目标优化电路晶体管尺寸，并得本文档来自技高网...

【技术保护点】
一种FPGA电路尺寸优化方法，其特征在于，具体步骤如下：（1）输入FPGA的结构抽象参数，解析出相应的各类子电路及其网表；其中，所述结构抽象参数包括架构参数、工艺参数；（2）初始化，包括网表初始化和寄生参数初始化；网表初始化是指产生子电路的网表，为之后的仿真网表的产生做准备；寄生参数初始化是指根据线负载模型，得到线寄生负载；这里的寄生参数包括寄生电阻R、寄生电容C；（3）对各个子电路逐个进行仿真优化；当各个子电路的仿真网表产生之后，开始对各个子电路晶体管尺寸逐个进行动态仿真优化；（4）延迟和面积整体优化；当所有子电路优化完毕之后，根据全局时序延迟模型、面积模型得到延迟值和面积值代入代价函数，与...

【技术特征摘要】
1.一种FPGA电路尺寸优化方法，其特征在于，具体步骤如下：（1）输入FPGA的结构抽象参数，解析出相应的各类子电路及其网表；其中，所述结构抽象参数包括架构参数、工艺参数；（2）初始化，包括网表初始化和寄生参数初始化；网表初始化是指产生子电路的网表，为之后的仿真网表的产生做准备；寄生参数初始化是指根据线负载模型，得到线寄生负载；这里的寄生参数包括寄生电阻R、寄生电容C；（3）对各个子电路逐个进行仿真优化；当各个子电路的仿真网表产生之后，开始对各个子电路晶体管尺寸逐个进行动态仿真优化；（4）延迟和面积整体优化；当所有子电路优化完毕之后，根据全局时序延迟模型、面积模型得到延迟值和面积值代入代价函数，与上一次整体优化得到的结果进行比较；如果结果变好，那么继续进行下一次迭代优化；如果结果变差，那么说明当前已经达到了最优值，就结束。2.根据权利要求1所述的...

【专利技术属性】
技术研发人员：来金梅，陈威同，王健，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31