用于单向M1的多高度顺序单元中的交叉耦合的时钟信号分发布局制造技术

MOS器件包括第一、第二、第三和第四互连。第一互连(402)在第一方向上在第一轨道上延伸。第一互连被配置在金属层中。第二互连(404)在第一方向上在第一轨道上延伸。第二互连被配置在金属层中。第三互连(408)在第一方向上在第二轨道上延伸。第三互连被配置在金属层中。第二轨道平行于第一轨道。第三互连耦合到第二互连。第二和第三互连(404，408)被配置为提供第一信号(Clk)。第四互连(410)在第一方向上在第二轨道上延伸。第四互连被配置在金属层中。第四互连耦合到第一互连。第一和第四互连(402，410)被配置为提供不同于第一信号的第二信号(Clk)。

【技术实现步骤摘要】
【国外来华专利技术】用于单向M1的多高度顺序单元中的交叉耦合的时钟信号分发布局相关申请的交叉引用本申请要求于2015年5月27日提交的题为“用于单向M1的多高度顺序单元中的交叉耦合(CROSS-COUPLEINMULTI-HEIGHTSEQUENTIALCELLSFORUNI-DIRECTIONALM1)”的美国专利申请No.14/723,357的权益，其全部内容明确地通过引用并入本文。
本公开总体上涉及用于单向M1的多高度顺序单元中的交叉耦合结构。
技术介绍
随着半导体器件以更小的尺寸被制造，半导体器件的制造商发现在单个芯片上集成更大量的器件变得更加困难。此外，现代处理技术关于半导体器件布局设计施加了更多的限制，这可能导致某些半导体布局设计在金属氧化物半导体(MOS)器件上消耗大量的面积。因此，需要改进半导体布局设计来克服这样的限制。
技术实现思路
在本公开的一方面，一种MOS器件包括第一、第二、第三和第四互连。第一互连在第一方向上在第一轨道上延伸。第一互连被配置在金属层中。第二互连在第一方向上在第一轨道上延伸。第二互连被配置在金属层中。第三互连在第一方向上在第二轨道上延伸。第三互连被配置在金属层中。第二本文档来自技高网...

【技术保护点】
一种金属氧化物半导体(MOS)器件，包括：在第一方向上在第一轨道上延伸的第一互连，所述第一互连被配置在金属层中；在所述第一方向上在所述第一轨道上延伸的第二互连，所述第二互连被配置在所述金属层中；在所述第一方向上在第二轨道上延伸的第三互连，所述第三互连被配置在所述金属层中，所述第二轨道平行于所述第一轨道，所述第三互连耦合到所述第二互连，所述第二互连和所述第三互连被配置为提供第一信号；以及在所述第一方向上在所述第二轨道上延伸的第四互连，所述第四互连被配置在所述金属层中，所述第四互连耦合到所述第一互连，所述第一互连和所述第四互连被配置为提供不同于所述第一信号的第二信号。

【技术特征摘要】
【国外来华专利技术】2015.05.27 US 14/723,3571.一种金属氧化物半导体(MOS)器件，包括：在第一方向上在第一轨道上延伸的第一互连，所述第一互连被配置在金属层中；在所述第一方向上在所述第一轨道上延伸的第二互连，所述第二互连被配置在所述金属层中；在所述第一方向上在第二轨道上延伸的第三互连，所述第三互连被配置在所述金属层中，所述第二轨道平行于所述第一轨道，所述第三互连耦合到所述第二互连，所述第二互连和所述第三互连被配置为提供第一信号；以及在所述第一方向上在所述第二轨道上延伸的第四互连，所述第四互连被配置在所述金属层中，所述第四互连耦合到所述第一互连，所述第一互连和所述第四互连被配置为提供不同于所述第一信号的第二信号。2.根据权利要求1所述的MOS器件，还包括：在与所述第一方向正交的第二方向上在第三轨道上延伸的第一栅极互连，所述第一栅极互连位于在所述金属层下方的第一层中；在所述第二方向上在所述第三轨道上延伸的第二栅极互连，所述第二栅极互连位于所述第一层中；在所述第二方向上在第四轨道上延伸的第三栅极互连，所述第三栅极互连位于所述第一层中，其中所述第四轨道平行于所述第三轨道；以及在所述第二方向上在所述第四轨道上延伸的第四栅极互连，所述第四栅极互连位于所述第一层中。3.根据权利要求2所述的MOS器件，其中：所述第一互连耦合到所述第一栅极互连；所述第二互连耦合到所述第三栅极互连；所述第三互连耦合到所述第二栅极互连；以及所述第四互连耦合到所述第四栅极互连。4.根据权利要求1所述的MOS器件，还包括：在第三轨道上延伸的第五互连，所述第三轨道平行于所述第一轨道和所述第二轨道；以及在第四轨道上延伸的第六互连，所述第四轨道平行于所述第三轨道，其中所述第五互连耦合到所述第一互连和所述第四互连，并且其中所述第六互连耦合到所述第二互连和所述第三互连。5.根据权利要求4所述的MOS器件，其中所述第五互连通过第一组互连耦合到所述第一互连和所述第四互连，所述第一组互连被配置在第二金属层中并且在与所述第一方向正交的第二方向上延伸，并且其中所述第六互连通过第二组互连耦合到所述第二互连和所述第三互连，所述第二组互连被配置在所述第二金属层中并且在所述第二方向上延伸。6.根据权利要求1所述的MOS器件，还包括：第一p型MOS(pMOS)晶体管，包括第一pMOS晶体管栅极、第一pMOS晶体管源极和第一pMOS晶体管漏极；第二pMOS晶体管，包括第二pMOS晶体管栅极、第二pMOS晶体管源极和第二pMOS晶体管漏极；第一n型MOS(nMOS)晶体管，包括第一nMOS晶体管栅极、第一nMOS晶体管源极和第一nMOS晶体管漏极；第二nMOS晶体管，包括第二nMOS晶体管栅极、第二nMOS晶体管源极和第二nMOS晶体管漏极，其中所述第一pMOS晶体管栅极耦合到所述第一互连，所述第二pMOS晶体管栅极耦合到所述第二互连，所述第一nMOS晶体管栅极耦合到所述第三互连，并且所述第二nMOS晶体管栅极耦合到所述第四互连。7.根据权利要求6所述的MOS器件，其中所述第一pMOS晶体管源极和所述第一nMOS晶体管漏极与金属扩散(MD)层互连耦合在一起，所述金属扩散层互连在与所述第一方向正交的第二方向上延伸。8.根据权利要求7所述的MOS器件，还包括在所述金属层上在所述第一方向上延伸的第五互连，所述第五互连耦合到所述MD层互连，所述第五互连被配置为接收去往所述MOS器件的输入。9.根据权利要求6所述的MOS器件，其中所述第一pMOS晶体管漏极和所述第二pMOS晶体管漏极相同，并且所述第一nMOS晶体管源极和所述第二nMOS晶体管漏极相同。10.根据权利要求9所述的MOS器件，其中所述第一pMOS晶体管漏极和所述第二pMOS晶体管漏极通过金属扩散(MD)层互连耦合到所述第一nMOS晶体管源极和所述第二nMOS晶体管漏极，所述金属扩散层互连在与所述第一方向正交的第二方向上延伸。11.根据权利要求10所述的MOS器件，还包括在所述金属层上在所述第一方向上延伸的第五互连，所述第五互连耦合到所述MD层互连，所述第五互连是所述MOS器件的输出。12.根据权利要求6所述的MOS器件，还包括：第三pMOS晶体管，包括第三pMOS晶体管栅极、第三pMOS晶体管源极和第三pMOS晶体管漏极；以及第三nMOS晶体管，包括第三nMOS晶体管栅极、第三nMOS晶体管源极和第三nMOS晶体管漏极，其中所述第三pMOS晶体管栅极和所述第三nMOS晶体管栅极由在所述第一方向上延伸的相同的栅极互连形成。13.根据权利要求12所述的MOS器件，其中所述第三pMOS晶体管漏极和所述第二pMOS晶体管源极相同，并且所述第三nMOS晶体管漏极和所述第二nMOS晶体管源极相同。14.根据权利要求12所述的MOS器件，其中所述第三pMOS晶体管源极被配置为耦合到第一电压源，并且所述第三nMOS晶体管源极被配置为耦合到第二电压源。15.根据权利要求1所述的MOS器件，其中所述MOS器件具有四个栅格的宽度。16.根据权利要求1所述的MOS器件，其中所述第一互连、所述第二互连、所述第三互连和所述第四互连是单向互连。17.根据权利要求16所述...

【专利技术属性】
技术研发人员：M·古普塔，陈向东，权武尚，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US