一种阵列基板、其制备方法、显示面板及显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板、其制备方法、显示面板及显示装置，通过在衬底基板与驱动控制电路之间设置接地的静电屏蔽层，并且该静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影，从而可以在衬底基板上制备驱动控制电路中的薄膜晶体管以及制备其余膜层时，对薄膜晶体管的有源层起到静电屏蔽防护作用，以避免阵列基板制备过程中外界的生产设备产生的静电对薄膜晶体管的损伤问题。

An array substrate, a preparation method, a display panel and a display device.

The invention discloses an array substrate and its preparation method, display panel and display device, the electrostatic shielding grounding is disposed between the substrate and the drive control circuit, and is the projection of electrostatic shielding layer on a substrate substrate covering at least the driving control circuit of thin film transistor active layer in the substrate in the orthographic projection the substrate, which can be prepared on a substrate thin film transistor drive control circuit and the preparation of the film layer, active layer of thin film transistor to electrostatic shielding effect, in order to avoid the array substrate preparation damage problem of static outside production equipment generated in the process of thin film transistor.

【技术实现步骤摘要】
一种阵列基板、其制备方法、显示面板及显示装置
本专利技术涉及显示
，特别涉及一种阵列基板、其制备方法、显示面板及显示装置。
技术介绍
随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(GateDriveronArray，GOA)技术将薄膜晶体管(ThinFilmTransistor，TFT)栅极驱动电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(IntegratedCircuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间。显示面板在制造和使用过程中容易产生静电，使得栅极驱动电路中的薄膜晶体管容易受到静电的影响而损坏，从而导致栅极驱动电路出现工作异常的问题。目前，为了防护静电对栅极驱动电路的影响，一般在阵列基板中设置由开关薄膜晶体管构成的静电释放(Electro-Staticdischarge，静电释放)保护电路来进行静电防护。然而，该ESD保护电路需要在阵列基板完成所有制备过程形成显示面板后才能发挥其静电防护的作用，而无法在阵列基板制备中对薄膜晶体管起静电防护作用，从而导致在阵列基板制备过程中，无法解决由于生产设备产生的静电对薄膜晶体管的损伤问题。
技术实现思路
本专利技术实施例提供一种阵列基板、其制备方法、显示面板及显示装置，用以解决现有技术中在阵列基板制程中，无法解决由于生产设备产生的静电对薄膜晶体管的损伤问题。因此，本专利技术实施例提供了一种阵列基板，包括：衬底基板、以及位于所述衬底基板上用于驱动的驱动控制电路；其中，所述驱动控制电路包括多个薄膜晶体管；所述阵列基板还包括：接地的静电屏蔽层；所述静电屏蔽层位于所述衬底基板与所述驱动控制电路之间，且所述静电屏蔽层在所述衬底基板的正投影至少覆盖所述驱动控制电路中的薄膜晶体管的有源层在所述衬底基板的正投影。可选地，在本专利技术实施例提供的上述阵列基板中，所述阵列基板还包括：黑矩阵；所述静电屏蔽层与所述黑矩阵同材质且同层设置。可选地，在本专利技术实施例提供的上述阵列基板中，所述静电屏蔽层为镂空结构，且所述静电屏蔽层在所述衬底基板的正投影覆盖所述驱动控制电路中的各薄膜晶体管的有源层在所述衬底基板的正投影；或者，所述静电屏蔽层为一整层结构。可选地，在本专利技术实施例提供的上述阵列基板中，所述静电屏蔽层为镂空结构时，所述阵列基板还包括：与所述薄膜晶体管的源漏极层同材质且同层设置的接地线，以及与所述静电屏蔽层同层同材质且电连接设置的静电连接总线；所述接地线通过多个第一过孔与所述静电连接总线电连接。可选地，在本专利技术实施例提供的上述阵列基板中，所述静电屏蔽层为一整层结构时，所述阵列基板还包括：与所述薄膜晶体管的源漏极层同材质且同层设置的接地线；所述接地线通过多个第二过孔与所述静电屏蔽层电连接。可选地，在本专利技术实施例提供的上述阵列基板中，所述驱动控制电路为栅极驱动电路；和/或，所述驱动控制电路为发光驱动电路。相应地，本专利技术实施例还提供了一种显示面板，包括本专利技术实施例提供的上述任一种阵列基板。相应地，本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的上述显示面板。相应地，本专利技术实施例还提供了一种阵列基板的制备方法，包括：采用一次构图工艺在衬底基板上形成静电屏蔽层的图形；采用构图工艺在形成有所述静电屏蔽层的图形的衬底基板上形成驱动控制电路中的薄膜晶体管的图形；其中，所述静电屏蔽层接地，且所述静电屏蔽层在所述衬底基板的正投影至少覆盖所述驱动控制电路中的薄膜晶体管的有源层在所述衬底基板的正投影。可选地，在本专利技术实施例提供的上述制备方法中，所述采用一次构图工艺在衬底基板上形成静电屏蔽层的图形的同时，还包括形成黑矩阵的图形。本专利技术有益效果如下：本专利技术实施例提供的阵列基板、其制备方法、显示面板及显示装置，通过在衬底基板与驱动控制电路之间设置接地的静电屏蔽层，并且该静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影，从而可以在衬底基板上制备驱动控制电路中的薄膜晶体管以及制备其余膜层时，对薄膜晶体管的有源层起到静电屏蔽防护作用，以避免阵列基板制备过程中外界的生产设备产生的静电对薄膜晶体管的损伤问题。附图说明图1为本专利技术实施例提供的阵列基板的剖面结构示意图之一；图2为本专利技术实施例提供的阵列基板的剖面结构示意图之二；图3a为本专利技术实施例提供的阵列基板的俯视结构示意图之一；图3b为本专利技术实施例提供的阵列基板的俯视结构示意图之二；图4为本专利技术实施例提供的阵列基板的制备方法的流程图；图5a至图5f分别为本专利技术实施例一执行各步骤后的剖面结构示意图。具体实施方式为了使本专利技术的目的，技术方案和优点更加清楚，下面结合附图，对本专利技术实施例提供的阵列基板、其制备方法、显示面板及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。附图中各层薄膜厚度、小大以及形状均不反映阵列基板的真实比例，目的只是示意说明本
技术实现思路
。结合图1至图3b所示的结构示意图，对本专利技术实施例提供的阵列基板的结构进行说明。其中，图3a与图3b分别为本专利技术实施例提供的阵列基板的俯视结构示意图；图1为图3a所示的结构示意图中沿AA’方向的剖面结构示意图，图2为图3b所示的结构示意图中沿BB’方向的剖面结构示意图。如图1至图3b所示，本专利技术实施例提供的一种阵列基板，包括：衬底基板100、以及位于衬底基板100上用于驱动的驱动控制电路110；其中，驱动控制电路110包括多个薄膜晶体管111；阵列基板还包括：接地的静电屏蔽层120；静电屏蔽层120位于衬底基板100与驱动控制电路110之间，且静电屏蔽层120在衬底基板100的正投影至少覆盖驱动控制电路110中的薄膜晶体管111的有源层1111在衬底基板100的正投影。本专利技术实施例提供的上述阵列基板，通过在衬底基板与驱动控制电路之间设置接地的静电屏蔽层，并且该静电屏蔽层在衬底基板的正投影至少覆盖驱动控制电路中的薄膜晶体管的有源层在衬底基板的正投影，从而可以在衬底基板上制备驱动控制电路中的薄膜晶体管以及制备其余膜层时，对薄膜晶体管的有源层起到静电屏蔽防护作用，以避免阵列基板制备过程中外界的生产设备产生的静电对薄膜晶体管的损伤问题。在具体实施时，驱动控制电路还可以包括电容等器件，本专利技术实施例提供的上述阵列基板形成显示面板后，通过驱动控制电路来驱动显示面板进行显示。在本专利技术实施例提供的上述阵列基板中，驱动控制电路可以作为栅极驱动电路，应用于提供控制晶体管的栅极扫描信号。或者，驱动控制电路也可以作为发光驱动电路，应用于提供发光控制晶体管的发光控制信号。进一步地，在本专利技术实施例提供的上述阵列基板中，可以包括两个驱动控制电路，其中一个驱动控制电路作为栅极驱动电路，另一个驱动控制电路作为发光驱动电路。在本专利技术实施例提供的上述阵列基板中，如图1与图2所示，阵列基板还可以包括：设置于驱动控制电路110与静电屏蔽层120之间的缓冲层130。驱动控制电路110中的薄膜晶体管111可以包括：依次设置于缓冲层130上的有源层1111、栅绝缘层1112、本文档来自技高网...

【技术保护点】
一种阵列基板，包括：衬底基板、以及位于所述衬底基板上用于驱动的驱动控制电路；其中，所述驱动控制电路包括多个薄膜晶体管；其特征在于，所述阵列基板还包括：接地的静电屏蔽层；所述静电屏蔽层位于所述衬底基板与所述驱动控制电路之间，且所述静电屏蔽层在所述衬底基板的正投影覆盖所述驱动控制电路中的薄膜晶体管的有源层在所述衬底基板的正投影。

【技术特征摘要】
1.一种阵列基板，包括：衬底基板、以及位于所述衬底基板上用于驱动的驱动控制电路；其中，所述驱动控制电路包括多个薄膜晶体管；其特征在于，所述阵列基板还包括：接地的静电屏蔽层；所述静电屏蔽层位于所述衬底基板与所述驱动控制电路之间，且所述静电屏蔽层在所述衬底基板的正投影覆盖所述驱动控制电路中的薄膜晶体管的有源层在所述衬底基板的正投影。2.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：黑矩阵；所述静电屏蔽层与所述黑矩阵同材质且同层设置。3.如权利要求1所述的阵列基板，其特征在于，所述静电屏蔽层为镂空结构，且所述静电屏蔽层在所述衬底基板的正投影覆盖所述驱动控制电路中的各薄膜晶体管的有源层在所述衬底基板的正投影；或者，所述静电屏蔽层为一整层结构。4.如权利要求3所述的阵列基板，其特征在于，所述静电屏蔽层为镂空结构时，所述阵列基板还包括：与所述薄膜晶体管的源漏极层同材质且同层设置的接地线，以及与所述静电屏蔽层同层同材质且电连接设置的静电连接总线；所述接地线通过多个第一过孔与所述静电连接总线电连接...

【专利技术属性】
技术研发人员：辛利文，张伟，郝延顺，方业周，王广帅，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11