阵列基板、显示面板和显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板、显示面板和显示装置，属于显示技术领域，包括：显示区和围绕显示区的非显示区；显示区包括多个显示晶体管，显示晶体管包括显示有源层，显示有源层的材料包括非晶硅；显示区包括多条栅极线，非显示区包括栅极驱动电路；栅极驱动电路包括多级移位寄存器；移位寄存器包括多个移位寄存器晶体管、栅极信号输出端、自举点；多个移位寄存器晶体管包括栅极输出晶体管；栅极输出晶体管包括栅极输出有源层，栅极输出有源层的材料包括多晶硅。相对于现有技术，可以减小栅极输出晶体管的面积，减小栅极驱动电路在非显示区的面积，有利于实现窄边框。

Array substrate, display panel and display device

The invention discloses a display panel and a display device array substrate, display, belonging to the technical field, including: a display area and a non display area surrounding the display area; the display area comprises a plurality of display transistor, display transistor comprises a display active layer, display active layer material includes amorphous silicon; the display area comprises a plurality of the gate line, a non display region includes a gate driving circuit; the gate driving circuit includes a multi-stage shift register; the shift register comprises a plurality of shift register transistor, gate signal output end, bootstrap point; a plurality of shift registers includes a gate transistor output transistor; gate output transistor includes a gate output active layer, a gate output active layer including polycrystalline silicon material. Compared with the existing technology, the area of the gate output transistor can be reduced, the area of the gate drive circuit in the non display area is reduced, and the narrow frame can be realized.

【技术实现步骤摘要】
阵列基板、显示面板和显示装置
本专利技术涉及显示
，更具体地，涉及一种阵列基板、显示面板和显示装置。
技术介绍
薄膜晶体管(ThinFilmTransistor)广泛应用于显示
现有技术提供的一种阵列基板中，包括显示区和非显示区。显示区包括多条栅极线，非显示区设置有栅极驱动电路，栅极驱动电路给栅极线提供电信号。其中，栅极驱动电路包括多级移位寄存器，移位寄存器包括多个薄膜晶体管。请参考图1，现有技术提供的一种薄膜晶体管的基本结构，包括栅极01、有源层02、源极03和漏极04。根据有源层02材料的不同，薄膜晶体管的类型可以分为多晶硅晶体管和非晶硅晶体管。由于制作非晶硅晶体管的技术较为成熟、成本较低，因此现有技术提供的一种阵列基板中，移位寄存器中的多个薄膜晶体管的类型均为非晶硅晶体管。已知的，薄膜晶体管在工作时包括开态和关态。开态的大电流承相着充放电的功能，电流越大，充放电越快越充分，所以，开态电流Ion也叫工作电流，开态电流Ion越大越好。关态的小电流影响着漏电的快慢程度，理想的薄膜晶体管应该在关态没有电流，所以，关态电流Ioff也叫漏电流，关态电流Ioff越小越好。现有技本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：显示区和围绕所述显示区的非显示区；所述显示区包括多个显示晶体管，所述显示晶体管包括显示有源层，所述显示有源层的材料包括非晶硅；所述显示区包括多条栅极线，所述非显示区包括栅极驱动电路，所述栅极驱动电路与多条所述栅极线电连接；所述栅极驱动电路包括多级移位寄存器；所述移位寄存器包括多个移位寄存器晶体管、栅极信号输出端、自举点；所述多个移位寄存器晶体管包括栅极输出晶体管；所述栅极输出晶体管的栅极与所述自举点电连接，所述栅极输出晶体管的第一极和所述栅极信号输出端电连接；所述栅极输出晶体管包括栅极输出有源层，所述栅极输出有源层的材料包括多晶硅。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：显示区和围绕所述显示区的非显示区；所述显示区包括多个显示晶体管，所述显示晶体管包括显示有源层，所述显示有源层的材料包括非晶硅；所述显示区包括多条栅极线，所述非显示区包括栅极驱动电路，所述栅极驱动电路与多条所述栅极线电连接；所述栅极驱动电路包括多级移位寄存器；所述移位寄存器包括多个移位寄存器晶体管、栅极信号输出端、自举点；所述多个移位寄存器晶体管包括栅极输出晶体管；所述栅极输出晶体管的栅极与所述自举点电连接，所述栅极输出晶体管的第一极和所述栅极信号输出端电连接；所述栅极输出晶体管包括栅极输出有源层，所述栅极输出有源层的材料包括多晶硅。2.根据权利要求1所述的阵列基板，其特征在于，所述栅极输出有源层的电子迁移率为P1，所述显示有源层的电子迁移率为P2，其中，P1/P2≥10。3.根据权利要求2所述的阵列基板，其特征在于，10平方厘米/(伏·秒)≤P1≤100平方厘米/(伏·秒)；0.2平方厘米/(伏·秒)≤P2≤1.5平方厘米/(伏·秒)。4.根据权利要求1所述的阵列基板，其特征在于，所述栅极输出有源层的厚度小于所述显示有源层的厚度。5.根据权利要求4所述的阵列基板，其特征在于，所述栅极输出有源层的厚度小于等于6.根据权利要求1所述的阵列基板，其特征在于，所述栅极输出晶体管为底栅结构。7.根据权利要求1所述的阵列基板，其特征在于，所述多级移位寄存器包括第一级移位寄存器至第N级移位寄存器；其中，N为整数，且N≥3；所述多个移位寄存器晶体管包括充电晶体管和第一输出晶体管，所述充电晶体管用于给所述自举点充电；第X级移位寄存器的所述第一输出晶体管的栅极与同级移位寄存器的所述自举点电连接，所述第X级移位寄存器的所述第一输出晶体管的第一极与第X+1级移位寄存器的所述充电晶体管的栅极电连接；其中，1≤X≤N-1；所述第一输出晶体管不向所述栅极线输出扫描信号；所述第一输出晶体管包括第一有源层，所述第一有源层的材料包括非晶硅。8.根据权利要求7所述的阵列基板，其特征在于，所述移位寄存器包括第零晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第一电容和第二电容；其中，所述第零晶体管的栅极与起始信号输入端电连接、所述第零晶体管的第一极与第一电压信号输入端电连接、所述第零晶体管的第二极与所述自举点电连接；所述第一晶体管的栅极与第一复位信号输入端电连接、所述第一晶体管的第一极与所述自举点电连接、所述第一晶体管的第二极与第二电压信号输入端电连接；所述第二晶体管的栅极与第一节点电连接、所述第二晶体管的第一极与所述自举点电连接、所述第二晶体管的第二极与第三电压信号输入端电连接；所述第三晶体管的栅极与所述自举点电连接、所述第三晶体管的第一极与所述第一节点电连接、所述第三晶体管的第二极与所述第三电压信号输入端电连接；所述第四晶体管的栅极与所述自举点电连接、所述第四晶体管的第一极与第一时序信号输入端电连接、所述第四晶体管的第二极与第一信号输出端电连接；所述第五晶体管的栅极与所述第一节点电连接、所述第五晶体管的第一极与所述第一信号输出端电连接、所述第五晶体管的第二极与第四电压信号输入端电连接；所述第六晶体管的栅极与第二时序信号输入端电连接、所述第六晶体管的第一极与所述第一信号输出端电连接、所述第六晶体管的第二极与所述第四电压信号输入端电连接；所述第七晶体管的栅极与第五电压信号输入端电连接、所述第七晶体管的第一极与所述第一信号输出端电连接、所述第七晶体管的第二极与所述第四电压信号输入端电连接；所述第八晶体管的栅极与第二复位信号输入端电连接、所述第八晶体管的第一极与所述自举点电连接、所述第八晶体管的第二极与所述第四电压信号输入端电连接；所述第九晶体管的栅极与所述自举点电连接、所述第九晶体管的第一极与所述第一时序信号输入端电连接、所述第九晶体管的第二极与第二信号输出端电连接；所述第十晶体管的栅极与所述第二时序信号输入端电连接、所述第十晶体管的第一极与所述第二信号输出端电连接、所述第十晶体管的第二极与所述第三电压信号输入端电连接；所述第十一晶体管的栅极与所述第一节点电连接、所述第十一晶体管的第一极与所述第二信号输出端电连接、所述第十一晶体管的第二极与所述第三电压信号输入端电连接；所述第一电容的第一极板与所述第一时序信号输入端电连接，所述第一电容的第二极板与所述第一节点电连接；所述第二电容的第一极板与所述自举点电连接，所述第二电容的第二极板与所述第一信号输出端电连接；所述栅极输出晶体管包括所述第四晶体管，所述第一输出晶体管包括所述第九晶体管。9.根据权利要求7所述的阵列基板，其特征在于，所述移位寄存器包括第零晶体管、第一晶体管至第二十五晶体管、第三十九晶体管至第四十六晶体管、第一电容和第二电容；其中，所述第零晶体管的栅极与第一起始信号输入端电连接、所述第零晶体管的第一极与第一电压信号电连接、所述第零晶体管的第二极与第一自举点电连接；所述第一晶体管的栅极与第一复位信号输入端电连接、所述第一晶体管的第一极与第二电压信号电连接、所述第一晶体管的第二极与所述第一自举点电连接；所述第二晶体管的栅极与所述第一起始信号输入端电连接、所述第二晶体管的第一极与第一节点电连接、所述第二晶体管的第二极与第二电压信号输入端电连接；所述第三晶体管的栅极与所述第一自举点电连接、所述第三晶体管的第一极与所述第一节点电连接、所述第三晶体管的第二极与所述第二电压信号输入端电连接；所述第四晶体管的栅极与所述第一节点电连接、所述第四晶体管的第一极与所述第一自举点电连接、所述第四晶体管的第二极与所述第二电压信号输入端电连接；所述第五晶体管的栅极与所述第一节点电连接、所述第五晶体管的第一极与第一信号输出端电连接、所述第五晶体管的第二极与所述第一电压信号输入端电连接；所述第六晶体管的栅极与第二节点电连接、所述第六晶体管的第一极与所述第一自举点电连接、所述第六晶体管的第二极与所述第二电压信号输入端电连接；所述第七晶体管的栅极与所述第二节点电连接、所述第七晶体管的第一极与所述第一信号输出端电连接、所述第七晶体管的第二极与所述第一电压信号输入端电连接；所述第八晶体管的栅极与第一自举点电连接、所述第八晶体管的第一极与第一时序信号输入端电连接、所述第八晶体管的第二极与所述第一信号输出端电连接；所述第九晶体管的栅极与第三电压信号电连接、所述第九晶体管的第一极与第三节点电连接、所述第九晶体管的第二极与所述第三电压信号电连接；所述第十晶体管的栅极与所述第三节点电连接、所述第十晶体管的第一极与所述第三电压信号电连接、所述第十晶体管的第二极与所述第一节点电连接；所述第十一晶体管的栅极与第二自举点电连接、所述第十一晶体管的第一极与所述第三节点电连接、所述第十一晶体管的第二极与所述第二电压信号输入端电连接；所述第十二晶体管的栅极与所述第一自举点电连接、所述第十二晶体管的第一极与所述第三节点电连接、所述第十二晶体管的第二极与所述第二电压信号输入端电连接；所述第十三晶体管的栅极与所述第一节点电连接、所述第十三晶体管的第一极与所述第一电压信号输入端电连接、所述第十三晶体管的第二极与第二信号输出端电连接；所述第十四晶体管的栅极与第二自举点电连接、所述第十四晶体管的第一极与第二信号输出端电连接、所述第十四晶体管的第二极与第二时序信号输入端电连接；所述第十五晶体管的栅极与所述第一节点电连接、所述第十五晶体管的第一极与所述第二电压信号输入端电连接、所述第十五晶体管的第二极与所述第二自举点电连接；所述第十六晶体管的栅极与所述第二节点电连接、所述第十六晶体管的第一极与所述第一电压信号输入端电连接、所述第十六晶体管的第二极与所述第二信号输出端电连接；所述第十七晶体管的栅极与所述第二节点电连接、所述第十七晶体管的第一极与所述第二电压信号输入端电连接、所述第十七晶体管的第二极与所述第二自举点电连接；所述第十八晶体管的栅极与第四节点电连接、所述第十八晶体管的第一极与所述第二节点电连接、所述第十八晶体管的第二极与第四电压信号电连接；所述第十九晶体管的栅极与所述第二自举点电连接、所述第十九晶体管的第一极与所述第二电压信号输入端电连接、所述第十九晶体管的第二极与所述第四节点电连接；所述第二十晶体管的栅极与所述第二自举点电连接、所述第二十晶体管的第一极与所述第二电压信号输入端电连接、所述第二十晶体管的第二极与所述第二节点电连接；所述第二十一晶体管的栅极与所述第一自举点电连接、所述第二十...

【专利技术属性】
技术研发人员：苏畅，金慧俊，
申请(专利权)人：上海中航光电子有限公司，
类型：发明
国别省市：上海,31