存储器控制器、存储缓冲器芯片和存储系统技术方案

可以提供一种存储系统。存储系统可以包括耦接到一个或多个存储器芯片的存储缓冲器芯片。存储系统可以包括存储器控制器，其被配置成控制存储缓冲器芯片来输入数据给一个或两个或更多个存储器芯片/从一个或两个或更多个存储器芯片输出数据。存储缓冲器芯片可以包括第一接口，其被配置成传输信号给存储器控制器/从存储器控制器接收信号。存储缓冲器芯片可以包括第二接口，其被配置成传输信号给存储器芯片/从存储器芯片接收信号。存储缓冲器芯片可以包括命令缓冲器，其被配置成缓冲经由第一接口而从存储器控制器接收的命令。存储缓冲器芯片可以包括读取缓冲器，其被配置成缓冲从存储器芯片接收的读取数据。

【技术实现步骤摘要】
存储器控制器、存储缓冲器芯片和存储系统相关申请的交叉引用本申请要求2016年6月30日提交的申请号为10-2016-0082225的韩国专利申请的优先权，其通过引用整体合并于此。
实施例的各种示例总体而言可以涉及一种包括存储器控制器和存储缓冲器芯片的存储系统，更具体地，涉及一种存储器控制器、存储缓冲器芯片、存储系统以及操作或控制其的方法。
技术介绍
图1是图示传统存储系统的框图。传统存储系统包括存储器控制器10、存储缓冲器芯片20和多个存储器芯片30。存储缓冲器芯片20和多个存储器芯片30可以被包括在一个存储模块中。在多个存储排RANK耦接到一个通道时，传统存储系统包括安装在存储器控制器10与存储器芯片30之间的存储缓冲器芯片20以改善信号质量。存储缓冲器芯片20缓冲命令/地址/数据。一般而言，同步接口技术用来简化设计。根据同步接口技术，存储器控制器10与存储缓冲器芯片20之间的工作频率等于存储缓冲器芯片20与存储器芯片30之间的工作频率。然而，这两个频率可以因各种原因而彼此不相等。例如，当意图在一个通道处实施高容量时，这两个频率可以彼此不同。此外，当耦接到一个通道的存储排的数量增加本文档来自技高网...

【技术保护点】
一种控制存储缓冲器芯片的存储器控制器，所述存储缓冲器芯片耦接到一个或多个存储器芯片，所述存储器控制器包括：命令发生单元，被配置成产生提供给存储缓冲器芯片的命令；数据缓冲器，被配置成储存要传输给存储缓冲器芯片的数据或从存储缓冲器芯片接收的数据；寄存器，被配置成储存根据存储缓冲器芯片的命令缓冲器的大小来复位的命令信用信息；以及控制单元，被配置成根据从存储缓冲器芯片接收的命令信用更新信号来控制寄存器，其中，命令发生单元根据命令信用信息来判断是否将命令输出给存储缓冲器芯片。

【技术特征摘要】
2016.06.30 KR 10-2016-00822251.一种控制存储缓冲器芯片的存储器控制器，所述存储缓冲器芯片耦接到一个或多个存储器芯片，所述存储器控制器包括：命令发生单元，被配置成产生提供给存储缓冲器芯片的命令；数据缓冲器，被配置成储存要传输给存储缓冲器芯片的数据或从存储缓冲器芯片接收的数据；寄存器，被配置成储存根据存储缓冲器芯片的命令缓冲器的大小来复位的命令信用信息；以及控制单元，被配置成根据从存储缓冲器芯片接收的命令信用更新信号来控制寄存器，其中，命令发生单元根据命令信用信息来判断是否将命令输出给存储缓冲器芯片。2.如权利要求1所述的存储器控制器，其中，控制单元基于命令发生单元输出命令来减小命令信用信息。3.如权利要求1所述的存储器控制器，其中，控制单元基于接收到命令信用更新信号来增加命令信用信息。4.如权利要求1所述的存储器控制器，其中，所述命令包括读取命令和写入命令，以及所述读取命令包括第一读取命令和第二读取命令，所述第一读取命令用于从存储器芯片读取数据并将读取的数据储存在存储缓冲器芯片的读取缓冲器中，所述第二读取命令用于读取所述读取缓冲器的数据，并将读取的数据储存在数据缓冲器中，其中，控制单元在输出第一读取命令之后输出第二读取命令。5.如权利要求4所述的存储器控制器，其中，寄存器还储存读取响应数目信息，所述读取响应数目信息被复位为与储存在读取缓冲器中的数据的数量相关联的值，控制单元根据从存储缓冲器芯片接收的读取响应数目更新信号来控制寄存器，以及命令发生单元根据读取响应数目信息来输出第二读取命令。6.如权利要求5所述的存储器控制器，其中，控制单元基于命令发生单元输出第二读取命令来减小读取响应数目信息。7.如权利要求5所述的存储器控制器，其中，控制单元基于接收到读取响应数目更新信号来增加读取响应数目信息。8.如权利要求5所述的存储器控制器，其中，寄存器还储存读取命令信用信息，所述读取命令信用信息被复位为与读取缓冲器的大小相关联的值，以及命令发生单元根据读取命令信用信息来输出第一读取命令。9.如权利要求8所述的存储器控制器，其中，控制单元基于命令发生单元输出第一读取命令来减小读取命令信用信息，以及基于命令发生单元输出第二读取命令来增加读取命令信用信息。10.一种位于存储器控制器与一个或多个存储器芯片之间的存储缓冲器芯片，包括：第一接口，被配置成传输信号给存储器控制器以及从存储器控制器接收信号；第二接口，被配置成传输信号给存储器芯片以及从存储器芯片接收信号；命令缓冲器，被配置成缓冲经由第一接口而从存储器控制器接收的命令；以及读取缓冲器，被配置成缓冲从存储器芯片接收的读取数据，其中，基于第一事件发生，命令缓冲器经由第一接口来将第一事件通知给存储器控制器，以及其中，第一事件包括经由第二接口而将储存在命令缓冲器中的命令之一传输给存储器芯片。11.如权利要求10所述的存储器芯片，其中，基于第二事件发生，读取缓冲器经由第一接口来将第二事件通知给存储器控制器，以及其中，第二事件包括将从存储器芯片接收的数据储存在读取缓冲器中。12.如权利要求10所述的存储缓冲器，其中，所述命令包括读取命令和写入命令，所述读取命令包括第一读取命令和第二读取命令，所述第一读取命令用于从存储器芯片读取数据并将读取的数据储存在读取缓冲器中，所述第二读取命令用于将读...

【专利技术属性】
技术研发人员：文英硕，金弘植，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR