一种阵列基板及液晶显示面板制造技术

本发明专利技术提供了一种阵列基板，包括：衬底，覆盖所述衬底的公共电极层，位于所述公共电极层之上的绝缘层，位于所述绝缘层上的像素电极层；所述像素电极层包括间隔设置的像素电极，相邻的像素电极之间设有透明锥状挡块，所述透明锥状挡块在垂直所述公共电极层方向上的轴截面为三角形。本发明专利技术在相邻像素电极之间设置锥状透明挡块，在给所述像素电极、公共电极之间施加电压时，它可以限制位于像素电极边缘范围内的液晶分子向垂直公共电极层的方向偏向，尽量使液晶分子处于平躺状态，使得该区域的光穿透率不致减少。本发明专利技术还提供了包含该阵列基板的液晶显示面板。

【技术实现步骤摘要】
一种阵列基板及液晶显示面板
本专利技术涉及液晶显示
，尤其涉及一种阵列基板及液晶显示面板。
技术介绍
近年来，液晶显示(LiquidCrystalDisplay，LCD)技术以其低功耗、低辐射、轻巧便捷的独特优势迅速得到普及。液晶显示面板的显示模式主要有VA(VirticalAlignment，垂直取向)、FFS(FringeFieldSwitching，边缘场开关技术)模式等，其中FFS显示模式的液晶显示面板以其观看视角广及开口率高等特性，得到广泛应用。FFS模式是通过阵列基板上的顶层像素电极11和底层公共电极12之间产生的边缘电场，使电极之间及电极上方的液晶分子能在平行于阵列基板的平面上发生转动。在像素电极11和公共电极12上施加电压后，液晶分子会受到来自水平y方向的电场分量Ey和z方向(垂直公共电极平面的方向)的电场分量Ez，(如图1所示)但在像素电极11的边缘位置，液晶分子受到的电场Ez较强，这会导致液晶分子除了水平旋转外，会受到较大的垂直方向的力。以正型液晶为例，液晶分子容易在边缘电场Ez的作用下站立起来，从而导致该区域的光损失，白画面的亮度降低，进而降低LCD面板的对比度。
技术实现思路
鉴于此，本专利技术提供了一种阵列基板及液晶显示面板，用于减小液晶分子在FFS模式液晶面板中所受到的垂直公共电极平面方向的力，以提高面板的对比度。第一方面，本专利技术提供了一种阵列基板，包括衬底，覆盖所述衬底的公共电极层，层叠于所述公共电极层上的绝缘层，位于所述绝缘层上的像素电极层，所述像素电极层包括矩阵排列的数个像素电极，其中，相邻的像素电极之间设有透明锥状挡块，所述透明锥状挡块在垂直所述公共电极层方向上的轴截面为三角形。本专利技术在相邻像素电极之间设置锥状透明挡块，当给所述像素电极、公共电极之间施加电压时，该透明锥状挡块可以限制位于像素电极边缘范围内的液晶分子向垂直所述公共电极层的方向偏向，尽量使液晶分子处于平躺状态，使得该区域的光穿透率不致减少。其中，所述轴截面三角形的底角为30-60°。进一步优选为45°。底角在此范围内的透明锥状挡块，可以给液晶分子最高效的应力作用，较大地抑制液晶分子向垂直公共电极层的方向偏向。其中，所述透明锥状挡块的顶点距相邻的所述像素电极之间的距离相等。此时，该轴截面为一等腰三角形。其中，所述透明锥状挡块的高度为所述像素电极层的厚度的(8-12)倍。其中，所述透明锥状挡块的高度为0.8-1.2μm。优选为0.9-1.1μm。其中，所述轴截面三角形的底边长度为所述像素电极的间距的0.5-0.6。其中，所述透明锥状挡块的材质为感光型负性光阻。它可以通过在所述像素电极之间涂布形成一定厚度的透明薄膜，然后采用预定形状的掩膜板(掩膜板的透光区的形状与锥状挡块的形状相匹配)进行曝光，最后经显影，在像素电极之间形成所述透明锥状挡块。其中，所述像素电极层和所述公共电极层均由透明导电材料构成，所述透明导电材料选自氧化铟锡、氧化铟锌、掺铝氧化锌、掺氟二氧化锡和掺磷二氧化锡中的一种。第二方面，本专利技术还提供了一种液晶显示面板，包括彩膜基板和如本专利技术第一方面所述的阵列基板，所述彩膜基板和阵列基板相对设置，在所述彩膜基板和阵列基板之间夹持有液晶层。本专利技术第二方面提供的液晶显示面板中，阵列基板上的相邻像素电极之间设有锥状透明挡块，当给所述像素电极、公共电极之间施加电压时，该透明锥状挡块可以限制位于像素电极边缘范围内的液晶分子向垂直所述公共电极层的方向偏向，尽量使液晶分子处于平躺状态，使得该区域的光穿透率不致减少，进一步提高了该液晶显示面板的对比度。附图说明图1为现有技术中FFS显示模式面板的电场驱动液晶的示意图；11为像素电极，12为公共电极，13为绝缘层，虚线代表电场线；图2是本专利技术实施例中液晶显示面板的截面图，虚线代表电场线；图3为本专利技术实施例中位于绝缘层23上的像素电极层24的俯视图。具体实施方式下面结合附图及实施例，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。应当指出，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。图2为专利技术实施例中提供的液晶显示面板的结构示意图。该液晶显示面板包括彩膜基板100、阵列基板200、液晶层300，彩膜基板100与阵列基板200相对设置，液晶层300被夹持于所述彩膜基板100与阵列基板200之间。液晶层300包括多个按一定方向配向的液晶分子。下面先具体介绍该液晶显示面板中所使用到的阵列基板200，该阵列基板200尤其适用于FFS显示模式的液晶显示面板。如图2所示，该阵列基板200包括衬底21，覆盖衬底21的公共电极层22，位于公共电极层22之上的绝缘层23，位于绝缘层23上的像素电极层24，像素电极层24包括间隔设置的像素电极241，其中，相邻的像素电极241之间设有透明锥状挡块25，透明锥状挡块25在垂直公共电极层22方向(即平行于z方向)上的轴截面为三角形。本专利技术在相邻像素电极241之间设置锥状透明挡块25，当给像素电极241、公共电极层22之间施加电压时，该透明锥状挡块25可以限制位于像素电极241边缘范围内的液晶分子向垂直公共电极层22的方向(即图2中的z方向)偏向，尽量使液晶分子处于平躺状态，使得该区域的光穿透率不致减少。透明锥状挡块25的轴截面为三角形，该三角形的底角θ为30-60°。底角θ在此范围内的透明锥状挡块25，可以给液晶分子较高效的应力作用，较大地抑制液晶分子向垂直公共电极层22的方向偏向。进一步地，底角θ优选为45°。本专利技术实施例中，透明锥状挡块25的形状可以为圆锥、棱锥(如三棱锥、四棱锥等)。其中，透明锥状挡块25的顶点距相邻的两像素电极241之间的距离相等，即，所述透明锥状挡块25的轴截面为一等腰三角形。本专利技术实施例中，由于相邻的像素电极241之间均设置有透明锥状挡块25，显然地，透明锥状挡块25的轴截面三角形的底边长度d要小于像素电极241的间距Δd。进一步地，透明锥状挡块25的轴截面三角形的底边长度d为像素电极241的间距Δd的0.5-0.6。此外，锥状透明挡块25为锥状，沿衬底21向绝缘层23的方向(即，图2中的z方向)，该锥状透明挡块25的横截面(垂直z方向的截面)的大小逐渐减小，该透明锥状挡块25的横截面的最大宽度也要小于像素电极241的间距Δd。进一步地，透明锥状挡块25的横截面的最大宽度为像素电极241的间距Δd的0.5-0.6。可选地，透明锥状挡块25的高度为像素电极层24的厚度的(8-12)倍。进一步地，透明锥状挡块25的高度为0.8-1.2μm。优选为0.9-1.1μm。这样可以更好地抑制液晶分子朝z方向偏转。图3为本专利技术中像素电极层24的俯视图，如图3所示，像素电极层24包括矩阵排列的数个像素电极241，像素电极241为条状。相邻像素电极241的间距Δd为3.6-4.2μm。像素电极241的宽度w为2.8-3.4μm。在本专利技术一实施方式中，相邻像素电极241的间距Δd为3.9μm。像素电极241的宽度3.1μm。透明锥状挡块本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：衬底，覆盖所述衬底的公共电极层，层叠于所述公共电极层上的绝缘层，位于所述绝缘层上的像素电极层；所述像素电极层包括矩阵排列的数个像素电极，相邻的像素电极之间设有透明锥状挡块，所述透明锥状挡块在垂直所述公共电极层方向上的轴截面为三角形。

【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底，覆盖所述衬底的公共电极层，层叠于所述公共电极层上的绝缘层，位于所述绝缘层上的像素电极层；所述像素电极层包括矩阵排列的数个像素电极，相邻的像素电极之间设有透明锥状挡块，所述透明锥状挡块在垂直所述公共电极层方向上的轴截面为三角形。2.如权利要求1所述的阵列基板，其特征在于，所述轴截面的三角形的底角为30-60°。3.如权利要求2所述的阵列基板，其特征在于，所述轴截面的三角形的底角为45°。4.如权利要求1所述的阵列基板，其特征在于，所述透明锥状挡块的顶点距相邻的所述像素电极之间的距离相等。5.如权利要求1所述的阵列基板，其特征在于，所述透明锥状挡块的高度为所述像素电极层的厚度的(8-...

【专利技术属性】
技术研发人员：张超，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北,42