采用有源泄放技术的PMOS管驱动电路及其设计方法技术

本发明专利技术公开了一种采用有源泄放技术的PMOS管驱动电路，包括NPN型三极管Q2、NMOS管Q3、肖特基二极管D2、电容C2、电阻R1、电阻R2、电阻R3和电阻R4，NMOS管Q3的栅极与电阻R3的一端连接，NMOS管Q3的漏极与电阻R2的一端连接；NPN型三极管Q2的基极通过电容C2与NMOS管Q3的漏极连接，NPN型三极管Q2的集电极与待驱动的PMOS管的源极连接，NPN型三极管Q2的发射极与电阻R2的另一端和待驱动的PMOS管的栅极连接；本发明专利技术还公开了一种采用有源泄放技术的PMOS管驱动电路的设计方法。本发明专利技术实现方便且成本低，设计方法步骤简单，能够有效保证PMOS管快速导通与关断。

【技术实现步骤摘要】
采用有源泄放技术的PMOS管驱动电路及其设计方法
本专利技术属于开关电源
，具体涉及一种采用有源泄放技术的PMOS管驱动电路及其设计方法。
技术介绍
随着电子市场的迅速发展，对开关电源的需求越来越大，同时对开关电源性能的要求也越来越高。全控型功率晶体管是开关电源的核心部分之一，其运行状态及安全性直接影响开关变换器性能的优劣。全控型功率晶体管可分为巨型晶体管(GTR)、绝缘栅双极型晶体管(IGBT)、功率场效应晶体管(VDMOS)、门极关断晶闸管(GTO)。由于功率MOS晶体管是全控型器件中频带最宽的一种，因此，在高频化进程中倍受重视，并且由于功率MOS晶体管具有短沟道、高阻漂移区和垂直导电等特点，大幅度提高了其耐压和载流能力，因此，在开关变换领域得到广泛应用。驱动电路是主电路与控制电路之间的接口，驱动电路主要用以改善器件的静态特性和动态特性，驱动电路应保证功率器件完全导通与可靠关断以减小器件的开通与关断损耗，作为功率开关希望缩短开关时间，减小功率损耗。由于功率MOS开关管是一种多数载流子导电的单极型电压控制器件，具有开关速度快、高频性能好、输入阻抗高、驱动功率小和无二次击穿问题等显著优点，因此，功率MOS晶体管作为开关器件更具有优势。按导电载流子的类型可将功率MOS器件分为NMOS器件和PMOS器件，NMOS管中的多数载流子为电子，PMOS管中的多数载流子为空穴，由于电子的迁移率比空穴的迁移率大，所以，在几何尺寸和工作电压绝对值相等的情况下，NMOS管的跨导大、速度快、电流大。因此，NMOS管比PMOS管应用范围更广，开关电源中的开关器件一般都采用NMOS管作为开关管。但是，NMOS管导通条件为栅源电压至少应大于其阈值电压，这使得当源极接输入最高电平时，使用NMOS管就需要在栅极上产生一个比输入更高的电平，这就需要采用自举电路、隔离驱动电路或集成式驱动电路，但由于其存在体积大，电路结构复杂等缺点，不具有实用价值。解决这个问题最恰当的方法就是使用PMOS管作为开关管，当源极接输入最高电平时，只需将栅极电平拉低，PMOS管就可以导通。但是，由于功率MOS晶体管的栅源、栅漏和源漏中均存在寄生电容，其充放电的时间不仅延迟了MOS晶体管的开通与关断时间，而且增加了电路的功率损耗。因此，为使PMOS管在开关电路中可快速的开通与关断，不仅需要在栅极与源极之间施加负脉冲信号，同时需要在PMOS管栅极注入和抽取足够多的电荷，PMOS管在开关电路中才能快速导通与关断，PMOS管中寄生电容两端电压才能在尽可能短的时间内快速上升和下降到所需的电压值，从而减小PMOS管的开关损耗，提高开关效率。在专利申请号为“201010509695.8”的中国专利公开文献中，公开了一种PMOS管驱动电路及其驱动方法，在PMOS管导通时并接电容C2进行充电以存储电荷，在PMOS管关断时并接电容C2释放电荷，迫使NPN型三极管Q1导通，抽取PMOS管栅极电荷使其快速关断，以此提高了PMOS管的关断速度。但是，该电路中电阻R2与R3的取值非常困难，首先，电阻R2、R3必须满足一定的分压比以确保电阻R3两端电压大于PMOS管的阈值电压，同时电阻R2两端的电压决定并接电容C2充电至稳态时的电压值，该电压在PMOS管关断时必须可使NPN型三极管Q1饱和导通。其次，电阻R2、R3如果取值较小可以提高PMOS管栅源寄生电容的充电时间，以提高开关电路的效率，但是同时会增大PMOS管导通期间流过电阻R3、D1的电流，从而增大电路的开关损耗。在专利申请号为“200810240744.5”的中国专利公开文献中，公开了一种BUCK调整器中P沟道MOSFET的驱动电路，其驱动电路包括上管Q1驱动与下管Q2驱动，当上管Q1导通期间，控制下管Q2截止以使NPN型三极管VT1导通，为电容C1提供较大的充电电流，迫使下管Q1快速导通；在上管Q1关断期间，控制下管Q2导通以使NPN型三极管VT1截止，上管Q1可靠关断。但是，该驱动电路在Q1管关断期间，栅源寄生电容须经电阻R1进行放电，放电速度较慢，并且该驱动电路需控制Q1管与Q2管交替导通，需要合理设置两路驱动信号，电路结构复杂。
技术实现思路
本专利技术所要解决的技术问题在于针对上述现有技术中的不足，提供一种结构简单、设计新颖合理、实现方便且成本低、工作效率高、开关损耗小、工作可靠性高、实用性强的采用有源泄放技术的PMOS管驱动电路。为解决上述技术问题，本专利技术采用的技术方案是：一种采用有源泄放技术的PMOS管驱动电路，其特征在于：包括NPN型三极管Q2、NMOS管Q3、肖特基二极管D2、电容C2、电阻R1、电阻R2、电阻R3和电阻R4，所述NMOS管Q3的栅极与电阻R3的一端连接，所述电阻R3的另一端为外部PWM驱动信号的输入端，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极与电阻R2的一端连接；所述NPN型三极管Q2的基极通过电容C2与所述NMOS管Q3的漏极连接，所述NPN型三极管Q2的集电极与外部电源的正极输出端和待驱动的PMOS管的源极连接，所述NPN型三极管Q2的发射极与电阻R2的另一端和待驱动的PMOS管的栅极连接；所述电阻R1并接在所述NPN型三极管Q2的集电极与发射极之间，所述电阻R4并接在所述NMOS管Q3的栅极与源极之间；所述肖特基二极管D2的阳极与所述NPN型三极管Q2的发射极连接，所述肖特基二极管D2的阴极与所述NPN型三极管Q2的基极连接。上述的采用有源泄放技术的PMOS管驱动电路，其特征在于：还包括稳压二极管D1，所述稳压二极管D1的阳极与所述NMOS管Q3的漏极连接，所述稳压二极管D1的阴极与所述NPN型三极管Q2的发射极连接。上述的采用有源泄放技术的PMOS管驱动电路，其特征在于：所述NPN型三极管Q2的型号为ZTX651。上述的采用有源泄放技术的PMOS管驱动电路，其特征在于：所述NMOS管Q3的型号为IRF510。上述的采用有源泄放技术的PMOS管驱动电路，其特征在于：所述肖特基二极管D2的型号为SS14。本专利技术还提供了一种方法步骤简单、实现方便、提高了电路的工作效率、减小了电路的开关损耗的采用有源泄放技术的PMOS管驱动电路的设计方法，其特征在于，该方法包括以下步骤：步骤一、选取合适型号的NPN型三极管Q2、NMOS管Q3和肖特基二极管D2，具体过程如下：步骤101、选取放大倍数大于100的型号的NPN型三极管作为NPN型三极管Q2；步骤102、选取电流小于10A，且漏源击穿电压小于等于100V的型号的NMOS管作为NMOS管Q3；步骤103、选取额定电流小于0.5A，且反向恢复时间小于30ns的型号的肖特基二极管作为肖特基二极管D2；步骤二、选取合适参数的电阻R1、电阻R2、电阻R3和电阻R4，具体过程如下：步骤201、在1kΩ～10kΩ之间选取电阻R1和电阻R2的阻值；步骤202、根据公式选取电阻R3的阻值，其中，Vcc为待驱动的PMOS管所在开关电源电路中PWM控制芯片的供电电压，Imax为待驱动的PMOS管所在开关电源电路中PWM控制芯片的峰值电流，t为NMOS管Q3的开关延迟时间，C为NMOS管Q3栅极与源极间的寄生电容；步骤203、根据公式R4＝100R3选取本文档来自技高网...

【技术保护点】
一种采用有源泄放技术的PMOS管驱动电路，其特征在于：包括NPN型三极管Q2、NMOS管Q3、肖特基二极管D2、电容C2、电阻R1、电阻R2、电阻R3和电阻R4，所述NMOS管Q3的栅极与电阻R3的一端连接，所述电阻R3的另一端为外部PWM驱动信号的输入端，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极与电阻R2的一端连接；所述NPN型三极管Q2的基极通过电容C2与所述NMOS管Q3的漏极连接，所述NPN型三极管Q2的集电极与外部电源的正极输出端和待驱动的PMOS管的源极连接，所述NPN型三极管Q2的发射极与电阻R2的另一端和待驱动的PMOS管的栅极连接；所述电阻R1并接在所述NPN型三极管Q2的集电极与发射极之间，所述电阻R4并接在所述NMOS管Q3的栅极与源极之间；所述肖特基二极管D2的阳极与所述NPN型三极管Q2的发射极连接，所述肖特基二极管D2的阴极与所述NPN型三极管Q2的基极连接。

【技术特征摘要】
1.一种采用有源泄放技术的PMOS管驱动电路，其特征在于：包括NPN型三极管Q2、NMOS管Q3、肖特基二极管D2、电容C2、电阻R1、电阻R2、电阻R3和电阻R4，所述NMOS管Q3的栅极与电阻R3的一端连接，所述电阻R3的另一端为外部PWM驱动信号的输入端，所述NMOS管Q3的源极接地，所述NMOS管Q3的漏极与电阻R2的一端连接；所述NPN型三极管Q2的基极通过电容C2与所述NMOS管Q3的漏极连接，所述NPN型三极管Q2的集电极与外部电源的正极输出端和待驱动的PMOS管的源极连接，所述NPN型三极管Q2的发射极与电阻R2的另一端和待驱动的PMOS管的栅极连接；所述电阻R1并接在所述NPN型三极管Q2的集电极与发射极之间，所述电阻R4并接在所述NMOS管Q3的栅极与源极之间；所述肖特基二极管D2的阳极与所述NPN型三极管Q2的发射极连接，所述肖特基二极管D2的阴极与所述NPN型三极管Q2的基极连接。2.按照权利要求1所述的采用有源泄放技术的PMOS管驱动电路，其特征在于：还包括稳压二极管D1，所述稳压二极管D1的阳极与所述NMOS管Q3的漏极连接，所述稳压二极管D1的阴极与所述NPN型三极管Q2的发射极连接。3.按照权利要求1或2所述的采用有源泄放技术的PMOS管驱动电路，其特征在于：所述NPN型三极管Q2的型号为ZTX651。4.按照权利要求1或2所述的采用有源泄放技术的PMOS管驱动电路，其特征在于：所述NMOS管Q3的型号为IRF510。5.按照权利要求1或2所述的采用有源泄放技术的PMOS管驱动电路，其特征在于：所述肖特基二极管D2的型号为SS14。6.一种设计如权利要求2所述采用有源泄放技术的PMOS管驱动电路的方法，其特征在于，该方法包括以下步骤：步骤一、选取合适型号的NPN型三极管Q2、NMOS管Q3和肖特基二极管D2，具体过程如下：步骤101、选取放大倍数大于100的型号的NPN型三极管作为NPN型三极管Q2；步骤102、选取电流小于10A，且漏源击穿电压小于等于100V的型号的NMOS管作为NMOS管Q3；步骤103、选取额定电流小于0.5A，且反向恢复时间小于30ns的型号的肖特基二极管作为肖特基二极管D2；步骤二、选取合适参数的电阻R1、电阻R2、电阻R3和电阻R4，具体过程如下：步骤201、在1kΩ～10kΩ之间选取电阻R1和电阻R2的阻值；步骤202、根据公式选取电阻R...

【专利技术属性】
技术研发人员：刘树林，员翠平，曹剑，黄治，徐丹丹，汪倩倩，
申请(专利权)人：西安科技大学，
类型：发明
国别省市：陕西,61