半导体器件及其制造方法技术

本发明专利技术涉及半导体及半导体制造技术领域，具体而言，涉及一种半导体器件及其制造方法。所述半导体器件包括：半导体层；基于所述半导体层制作的第一源极、第一漏极、第一栅极、第二源极、第二漏极和第二栅极；隔离沟槽；将所述第一漏极与所述第二源极电连接的第一互联导体；以及将所述第一源极与所述第二栅极电连接的第二互联导体。所述半导体器件提高了半导体器件的整体耐压性及可靠性，并具有高开关频率以及低开关损耗特性。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体及半导体制造
，具体而言，涉及一种半导体器件及其制造方法。
技术介绍
在高压开关应用领域中，希望三极管具有反向耐压大、开关频率高、导通损耗低等特性，以提高应用系统的效率。基于宽禁带半导体材料，特别是氮化镓材料的功率电子器件具有优越的特性。因此，氮化镓三极管近年来逐渐成为研究的热点。基于铝镓氮/氮化镓异质结构所形成的水平方向的高电子迁移率的二维电子气沟道制作的高电子迁移率晶体管(HighElectronMobilityTransistor，HEMT)已经被广泛的应用于射频和电力电子领域。一方面是因为氮化镓是宽禁带半导体材料，具有比硅材料大10倍左右临界击穿电场以及相应的高耐压的特性，另一方面是由于二维电子气沟道能够提供非常小的导通电阻，从而减少开关器件的功率损耗。因此基于铝镓氮/氮化镓异质结构的水平三极管逐渐成为业界的重要研究方向。由于GaN材料的极化特性，通常形成的铝镓氮/氮化镓基HEMT器件为耗尽型，基于安全性和节能的考虑，电力电子系统更加需要开关器件为增强型(常关型)器件。因此，对于铝镓氮/氮化镓HEMT器件而言，增强型HEMT器件实现是至关重要的。因此，如何实现既具有高耐压特性又具有高开关频率，低损耗优势的半导体集成器件，成为一个亟待解决的技术难题。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种半导体器件及其制造方法，以解决上述问题。为实现上述目的，本专利技术提供如下技术方案：一种半导体器件，包括：半导体层；基于所述半导体层制作的第一源极、第一漏极、第一栅极、第二源极、第二漏极和第二栅极，所述第一栅极位于所述第一源极与所述第一漏极之间，所述第二栅极位于所述第二源极与所述第二漏极之间；隔离沟槽，形成于所述第一漏极与所述第二源极之间的所述半导体层内，使所述第一漏极和所述第二源极形成高阻断区；基于所述半导体层制作并将所述第一漏极与所述第二源极电连接的第一互联导体；以及基于所述半导体层制作并将所述第一源极与所述第二栅极电连接的第二互联导体。可选地，所述半导体层包括衬底、位于所述衬底一侧的第一半导体层和位于所述第一半导体层远离所述衬底一侧的第二半导体层，所述第一半导体层和所述第二半导体层的交界面形成二维电子气；所述第一源极、第一漏极、第二源极和第二漏极基于所述第二半导体层远离所述第一半导体层的一侧制作，并与所述二维电子气形成欧姆接触；所述隔离沟槽贯穿所述第二半导体层并延伸至所述第一半导体层内，所述隔离沟槽使位于所述第一漏极与所述第二源极之间的二维电子气沟道形成高阻断区。可选地，所述半导体器件还包括位于所述第二半导体层上远离所述衬底一侧并与所述第一栅极的位置对应的第三半导体层，所述第三半导体层与所述第二半导体层的电极性相反，所述第一栅极形成于所述第三半导体层。可选地，所述第一源极和第一漏极之间设置有栅极沟槽，所述栅极沟槽的底部贯穿所述第二半导体层并延伸至所述第一半导体层，使所述第一栅极下方的二维电子气耗尽；所述第一栅极的至少一部分位于所述栅极沟槽内，所述栅极沟槽内覆盖有栅极电介质层，以隔离所述第一栅极与所述第二半导体层。可选地，所述第二半导体层、所述隔离沟槽内部以及所述栅极沟槽内部覆盖有栅极电介质层。可选地，所述半导体层与所述第一栅极对应的区域注入有F离子，所述第一栅极形成于所述半导体层注入有所述F离子的区域上。可选地，所述第一互联导体连接在第一漏极电极与所述第二源极之间，以实现所述第一漏极与所述第二源极之间的电连接；所述第二互联导体连接在第一源极电极和第二栅极电极之间，以实现所述第一源极与所述第二栅极之间的电连接。可选地，所述半导体器件还包括电阻器件，所述电阻器件的一端通过第三互联导体与所述第一源极电极连接、另一端通过第四互联导体与所述第一漏极电极连接，使该电阻器件并联在所述第一源极和第一漏极两端。可选地，所述半导体器件还包括电容器件，所述电容器件的一端通过第五互联导体与所述第一源极电极连接、另一端通过第六互联导体与所述第一漏极电极连接，使该电容器件并联在所述第一源极和第一漏极两端。可选地，所述第一漏极和第一源极之间的击穿电压位于所述第二栅极和第二源极之间的阈值电压与最大承受电压之间。可选地，所述第一源极和第一漏极沟道导通状态的电流大于或等于所述第二源极和第二漏极沟道导通状态的电流，所述第一源极和第一漏极沟道导通电阻在所述半导体器件导通电阻所占比例低于10％。可选地，所述第一源极和第一漏极间的电容大于或等于所述第二源极和第二漏极间的电容。可选地，所述第一源极和第一漏极间的关态漏电流大于或等于所述第二源极和第二漏极间的关态漏电流。可选地，所述第一漏极和第一源极间的击穿电压为10V～50V，所述第一栅极和第一源极间的阈值电压大于或等于3V；所述第二源极和第二漏极间的击穿电压大于300V。本专利技术还提供一种半导体器件制造方法，包括：提供一半导体层；基于所述半导体层制作隔离沟槽；基于所述半导体层制作第一源极、第一漏极、第二源极和第二漏极，其中，所述隔离沟槽位于所述第一漏极与所述第二源极之间，使所述第一漏极和所述第二源极形成高阻断区；基于所述半导体层制作位于所述第一源极和第一漏极之间的第一栅极，位于所述第二源极和第二漏极之间的第二栅极；基于所述半导体层制作将所述第一漏极与所述第二源极电连接的第一互联导体，以及基于所述半导体层制作将所述第一源极与所述第二栅极电连接的第二互联导体。可选地，所述提供一半导体层的步骤包括：在衬底的一侧沉积第一半导体层；在所述第一半导体层远离所述衬底一侧沉积第二半导体层，所述第一半导体层和所述第二半导体层的交界面形成二维电子气；其中：所述第一源极、第一漏极、第二源极和第二漏极基于所述第二半导体层远离所述第一半导体层的一侧制作，并与所述二维电子气形成欧姆接触；所述隔离沟槽贯穿所述第二半导体层并延伸至所述第一半导体层内，使位于所述第一漏极与所述第二源极之间的二维电子气沟道形成高阻断区。可选地，所述第一栅极通过以下步骤形成：在所述第二半导体层上生长与所述第二半导体层电极性相反的第三半导体层；将所述第三半导体层除与所述第一栅极对应的位置之外的区域去除；在所述第三半导体层剩余区域上方形成所述第一栅极。可选地，所述第一栅极和第二栅极通过以下步骤形成：在所述第一源极和第一漏极之间形成底部贯穿所述第二半导体层并延伸至所述第一半导体层的栅极沟槽；在所述栅极沟槽、隔离沟槽和第二半导体层覆盖栅极电介质层；在所述栅极沟槽的栅极电介质层形成第一栅极，在所述第二源极和第二漏极之间的栅极电介质层形成第二栅极。本专利技术实施例提供的半导体器件及其制造方法，采用同步工艺，在相同半导体层的基础上形成包括第一源极、第一漏极和第一栅极的低压增强型半导体器件，以及包括第二源极、第二漏极和第二栅极的高压耗尽型半导体器件，并通过互联导体进行电连接。此方案可以实现高频、低损耗以及高可靠性的半导体器件。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本专利技术的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。图1为本专利技术实施例一提供的半导本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：半导体层；基于所述半导体层制作的第一源极、第一漏极、第一栅极、第二源极、第二漏极和第二栅极，所述第一栅极位于所述第一源极与所述第一漏极之间，所述第二栅极位于所述第二源极与所述第二漏极之间；隔离沟槽，形成于所述第一漏极与所述第二源极之间的所述半导体层内，使所述第一漏极和所述第二源极形成高阻断区；基于所述半导体层制作并将所述第一漏极与所述第二源极电连接的第一互联导体；以及基于所述半导体层制作并将所述第一源极与所述第二栅极电连接的第二互联导体。

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体层；基于所述半导体层制作的第一源极、第一漏极、第一栅极、第二源极、第二漏极和第二栅极，所述第一栅极位于所述第一源极与所述第一漏极之间，所述第二栅极位于所述第二源极与所述第二漏极之间；隔离沟槽，形成于所述第一漏极与所述第二源极之间的所述半导体层内，使所述第一漏极和所述第二源极形成高阻断区；基于所述半导体层制作并将所述第一漏极与所述第二源极电连接的第一互联导体；以及基于所述半导体层制作并将所述第一源极与所述第二栅极电连接的第二互联导体。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括衬底、位于所述衬底一侧的第一半导体层和位于所述第一半导体层远离所述衬底一侧的第二半导体层，所述第一半导体层和所述第二半导体层的交界面形成二维电子气；所述第一源极、第一漏极、第二源极和第二漏极基于所述第二半导体层远离所述第一半导体层的一侧制作，并与所述二维电子气形成欧姆接触；所述隔离沟槽贯穿所述第二半导体层并延伸至所述第一半导体层内，所述隔离沟槽使位于所述第一漏极与所述第二源极之间的二维电子气沟道形成高阻断区。3.根据权利要求2所述的半导体器件，其特征在于，所述半导体器件还包括位于所述第二半导体层上远离所述衬底一侧并与所述第一栅极的位置对应的第三半导体层，所述第三半导体层与所述第二半导体层的电极性相反，所述第一栅极形成于所述第三半导体层。4.根据权利要求2所述的半导体器件，其特征在于，所述第一源极和第一漏极之间设置有栅极沟槽，所述栅极沟槽的底部贯穿所述第二半导体层并延伸至所述第一半导体层，使所述第一栅极下方的二维电子气耗尽；所述第一栅极的至少一部分位于所述栅极沟槽内，所述栅极沟槽内覆盖有栅极电介质层，以隔离所述第一栅极与所述第二半导体层。5.根据权利要求4所述的半导体器件，其特征在于，所述第二半导体层、所述隔离沟槽内部以及所述栅极沟槽内部覆盖有栅极电介质层。6.根据权利要求1所述的半导体器件，其特征在于，所述半导体层与所述第一栅极对应的区域注入有F离子，所述第一栅极形成于所述半导体层注入有所述F离子的区域上。7.根据权利要求1所述的半导体器件，其特征在于，所述第一互联导体连接在第一漏极电极与所述第二源极之间，以实现所述第一漏极与所述第二源极之间的电连接；所述第二互联导体连接在第一源极电极和第二栅极电极之间，以实现所述第一源极与所述第二栅极之间的电连接。8.根据权利要求7...

【专利技术属性】
技术研发人员：赵树峰，
申请(专利权)人：苏州捷芯威半导体有限公司，
类型：发明
国别省市：江苏,32