一种基于I2C总线的多通道数字测控系统技术方案

本发明专利技术提供一种基于I2C总线的多通道数字测控系统，包括依次连接的主控制器单元、I2C总线隔离变换单元、I2C总线驱动变换单元、I2C总线并行输入/输出变换单元、多通道输入/输出隔离变换单元、和用户接口单元。本系统参数设置灵活、方便，可以快速、平稳、无缝切换，既保证了多通道数字输入/输出测控系统的可靠性、快速性，还能适应电磁环境复杂、传输远距离较远、通信准确度高的工作场合。

A multi channel digital measurement and control system based on I2C bus

The present invention provides a multi-channel digital control system based on I2C bus, includes the main controller unit, I2C bus isolation transformer unit, I2C bus driver conversion unit, I2C bus parallel input / output conversion unit, multi-channel input / output isolation transformer unit, and a user interface unit. The system parameter setting can be flexible and convenient, fast and smooth, seamless handoff, which ensure the multi-channel digital input / output control system reliability, rapidity, the workplace can adapt to complex electromagnetic environment and transmission distance is far, the high accuracy of the communication.

【技术实现步骤摘要】
一种基于I2C总线的多通道数字测控系统
本专利技术属于嵌入式
，具体涉及一种基于I2C总线的多通道数字测控系统。
技术介绍
研究与运行实践表明，采用常规方法的I2C总线通信方式，在具有较强电磁干扰的应用现场(如前所述的船舶综合电力系统，就是非常典型的应用环境之一)，就会经常被干扰，可靠性得不到提高，因而，也就无法满足该系统“井喷式”增长的信息交换的需求。因此，迫切需要将成熟的、可靠性高的、实时性强的I2C总线技术，应用于船舶综合电力系统中的多通道数字输入/输出测控系统中，以提高舰船内部信息交换的效率和可靠性。
技术实现思路
本专利技术的目的在于克服上述现有技术的不足之处，构建了基于ARM的I2C接口的隔离式多通道数字输入/输出测控系统。为了适应具有复杂电磁环境的工作场合，如舰船综合电力能量管理系统、分布式变电站、电力电子变换装置和工业现场监控系统等复杂工作环境，采用一些特殊措施，如：(1)利用ADI公司的芯片级变压器技术，对I2C总线信号进行数字隔离，以提高其在复杂电磁环境中抗电磁干扰的能力，确保通信的准确性、可靠性和安全性；(2)采用了I2C总线驱动器，以扩大其传输距离、兼容不同电压等级，确保该系统易于扩展；(3)采用了多通道通用并行输入/输出口(GPIO)芯片，利用其硬件管脚(如A0，A1，A2)来实现不同的固定I2C地址的扩展，使得多个GPIO器件共用一个I2C总线上。为达到上述目的，本专利技术采用的技术方案是：一种基于I2C总线的多通道数字测控系统，其特征在于，该基于I2C总线的多通道数字测控系统包括主控制器单元、I2C总线隔离变换单元、I2C总线驱动变换单元、I2C总线并行输入/输出变换单元、多通道输入/输出隔离变换单元和用户接口单元共计六个组成部分，即：(1)主控制器单元，是利用ARM(以STM32F417为例，当然也可以采取其它如DSP、FPGA以及其它单片机等)充当CPU，借助它的3个I2C中的任何1个或者2个或者全部I2C与外围数字隔离器、I2C驱动芯片，实现多通道输入/输出信号的传输和信息交互；(2)I2C总线隔离变换单元，是将主控制器单元所在的地线与后续处理电路的地线分隔开，使得隔离电路的原方与副方电路之间没有电的直接连接，防止它们之间因有电的连接而引起干扰，特别是在类似舰船综合电力能量管理系统的复杂电磁环境中，更是容易产生干扰，耦合到各个通道中去；(3)I2C总线驱动变换单元，可对I2C总线上的串行数据(SDA)及串行时钟(SCL)信号进行缓冲，实现I2C及相似总线系统的扩展，这样即使在电平移位期间也不会引起性能的下降；(4)I2C总线并行输入/输出变换单元，采用多通道通用并行输入/输出口(GPIO)芯片，利用其硬件管脚(如A0，A1，A2)来实现不同的固定I2C地址的扩展，使得多个GPIO器件共用一个I2C总线上，从而实现多通道输入/输出数字信号的可靠传输与信息交互；(5)多通道输入/输出隔离变换单元，为了适应舰船综合电力能量管理系统、分布式变电站、电力电子变换装置和工业现场监控系统等复杂工作环境，而必须采用的基于光耦的隔离变换单元，将多通道输入/输出信道的原方与副方电路之间没有电的直接连接，防止它们之间因有电的连接而引起干扰；(6)用户接口单元，为了提高多通道输入/输出信道的适应能力，对待接收的输入信号采用继电器隔离，将其无源触点信号传送到测控系统中；为了确保测控系统与用户/受控端没有直接电的联系，对待发送的输出信号采用继电器隔离，将其无源触点信号传送到用户/受控端。具体而言，本基于I2C总线的多通道数字测控系统的优点在于：(1)采用了三级隔离方式(I2C总线的芯片级变压器隔离、输入/输出数字信号的光耦隔离、输入/输出数字信号的继电器隔离)，不仅完成信号电平耦合，还具有显著优势，如：1)可以增强信号，使其传输距离更远；2)使芯片端与外部隔离，抗干扰能力大大增强；3)对芯片起到了很大的保护作用(如雷击)；4)当接到不同电平时，不会对彼此设备造成影响。(2)采用高性能、低成本广泛应用于嵌入式系统中的ARM充当CPU，具有3个I2C总线、集成了单周器DSP指令和浮点单元FPU，既保证了控制算法的执行速度和代码效率，又具有通信冗余度，因此，工作性能稳定、可靠；(3)采用了I2C总线驱动器、多通道通用并行输入/输出口(GPIO)器件，确保多个GPIO器件既能够共用一个I2C总线上，又能传输更远的距离远，还能兼容不同电压等级。总之，本专利技术所述的一种基于I2C总线的多通道数字测控系统，参数设置灵活、方便，可以快速、平稳、无缝切换，既保证了多通道数字输入/输出测控系统的可靠性、快速性，还能适应电磁环境复杂、传输远距离较远、通信准确度高的工作场合。附图说明图1为本专利技术的一种具体实施方式的原理示意图。图2为本专利技术的主控制器单元的电路示意图。图3为本专利技术的I2C总线隔离变换单元的电路示意图。图4为本专利技术的I2C总线驱动变换单元的电路示意图。图5为本专利技术的I2C总线并行输入变换单元的电路示意图。图6为本专利技术的I2C总线并行输出变换单元的电路示意图。图7为本专利技术的多通道输入隔离变换单元的电路示意图。图8为本专利技术的多通道输出隔离变换单元的电路示意图。图9为本专利技术具体的实施过程的流程图；其中，图9(a)为I2C主流程；图9(b)为I2C总线的运行的读入流程图；图9(c)为I2C总线的运行的输出流程图。图10为本专利技术的另一种具体实施方式的原理示意图。图11为本专利技术另一种具体实施方式的主控制器单元的电路示意图。图12为本专利技术另一种具体实施方式的I2C总线隔离变换单元的电路示意图。图13为本专利技术另一种具体实施方式的I2C总线驱动变换单元的电路示意图。图14为本专利技术另一种具体实施方式的I2C总线并行输入变换单元的电路示意图。图15为本专利技术另一种具体实施方式的I2C总线并行输出变换单元的电路示意图。图16为本专利技术另一种具体实施方式的多通道输入隔离变换单元的电路示意图。图17为本专利技术另一种具体实施方式的多通道输出隔离变换单元的电路示意图。其中，1—主控制器单元，2—I2C总线隔离变换单元，3—I2C总线驱动变换单元，4—I2C总线并行输入/输出变换单元，5—多通道输入/输出隔离变换单元，6—用户接口单元；4-1—第一I2C总线并行输入变换电路，4-2—第二I2C总线并行输出变换电路，5-1—第一多通道输入隔离变换电路，5-2—第二多通道输出隔离变换电路，6-1—用户输入接口单元，6-2—用户输出接口单元；4-1-1—第一分支I2C总线并行输入变换电路，4-1-2—第二分支I2C总线并行输入变换电路，4-1-3—第三分支I2C总线并行输入变换电路，4-1-4—第四分支I2C总线并行输入变换电路，4-1-5—第五分支I2C总线并行输入变换电路，4-1-6—第六分支I2C总线并行输入变换电路，4-1-7—第七分支I2C总线并行输入变换电路，4-1-8—第八分支I2C总线并行输入变换电路；4-2-1—第九分支I2C总线并行输入变换电路，4-2-2—第十分支I2C总线并行输入变换电路，4-2-3—第十一分支I2C总线并行输入变换电路，4-2-4—第十二分支I2C总线并行输入变换电路，4-2-5—第十三分支I2C总线并行输本文档来自技高网...

【技术保护点】
一种基于I2C总线的多通道数字测控系统，其特征在于：包括依次连接的主控制器单元(1)、I2C总线隔离变换单元(2)、I2C总线驱动变换单元(3)、I2C总线并行输入/输出变换单元(4)、多通道输入/输出隔离变换单元(5)和用户接口单元(6)；主控制器单元(1)采用型号为STM32F4的芯片A1作为CPU，利用它的第一个I2C接口，即I2C_SDA1和I2C_SCL1；I2C_SDA1对应着主控制器单元(1)的芯片A1的第137脚，I2C_SCL1对应着主控制器单元(1)的芯片A1的第136脚；主控制器单元(1)的I2C中的双向串行线，即I2C_SDA1和I2C_SCL1经由I2C总线隔离变换单元(2)处理，进行原方与副方电路之间的隔离变换处理，提高转换系统的抗干扰能力，再将隔离变换得到的双路信号，传送给I2C总线驱动变换单元(3)，提高其驱动带载能力，再传送到I2C总线并行输入/输出变换单元(4)，I2C总线并行输入/输出变换单元(4)与多通道输入/输出隔离变换单元(5)连接，多通道输入/输出隔离变换单元(5)与用户接口单元(6)相连；所述I2C总线并行输入/输出变换单元(4)包括第一I2C总线并行输入变换电路(4‑1)和第二I2C总线并行输出变换电路(4‑2)；所述多通道输入/输出隔离变换单元(5)包括第一多通道输入隔离变换电路(5‑1)和第二多通道输出隔离变换电路(5‑2)；所述用户接口单元(6)包括用户输入接口单元(6‑1)和用户输出接口单元(6‑2)；第一用户接口单元(6‑1)的输入信号，经由T135～T262接线端子，连接到第一多通道输入隔离变换电路(5‑1)，经过处理之后再经由T7～T70接线端子，传送到第一I2C总线并行输入变换电路(4‑1)，再经由T5～T6接线端子，与I2C总线驱动变换单元(3)相连，再经由T3～T4接线端子，传送到I2C总线隔离变换单元(2)，再经由T1～T2接线端子，与主控制器单元(1)的I2C中的双向串行线进行数据交互；主控制器单元(1)的I2C中的双向串行线，经由T1～T2接线端子与I2C总线隔离变换单元(2)相连，I2C总线隔离变换单元(2)经由T3～T4接线端子，与I2C总线驱动变换单元(3)相连，I2C总线驱动变换单元(3)经由T5～T6接线端子，将信号传送到第二I2C总线并行输出变换电路(4‑2)，再经由T71～T134接线端子，传送到第二多通道输出隔离变换电路(5‑2)处理，之后经由T263～T390接线端子传送到第二用户输出接口单元(6‑2)。...

【技术特征摘要】
1.一种基于I2C总线的多通道数字测控系统，其特征在于：包括依次连接的主控制器单元(1)、I2C总线隔离变换单元(2)、I2C总线驱动变换单元(3)、I2C总线并行输入/输出变换单元(4)、多通道输入/输出隔离变换单元(5)和用户接口单元(6)；主控制器单元(1)采用型号为STM32F4的芯片A1作为CPU，利用它的第一个I2C接口，即I2C_SDA1和I2C_SCL1；I2C_SDA1对应着主控制器单元(1)的芯片A1的第137脚，I2C_SCL1对应着主控制器单元(1)的芯片A1的第136脚；主控制器单元(1)的I2C中的双向串行线，即I2C_SDA1和I2C_SCL1经由I2C总线隔离变换单元(2)处理，进行原方与副方电路之间的隔离变换处理，提高转换系统的抗干扰能力，再将隔离变换得到的双路信号，传送给I2C总线驱动变换单元(3)，提高其驱动带载能力，再传送到I2C总线并行输入/输出变换单元(4)，I2C总线并行输入/输出变换单元(4)与多通道输入/输出隔离变换单元(5)连接，多通道输入/输出隔离变换单元(5)与用户接口单元(6)相连；所述I2C总线并行输入/输出变换单元(4)包括第一I2C总线并行输入变换电路(4-1)和第二I2C总线并行输出变换电路(4-2)；所述多通道输入/输出隔离变换单元(5)包括第一多通道输入隔离变换电路(5-1)和第二多通道输出隔离变换电路(5-2)；所述用户接口单元(6)包括用户输入接口单元(6-1)和用户输出接口单元(6-2)；第一用户接口单元(6-1)的输入信号，经由T135～T262接线端子，连接到第一多通道输入隔离变换电路(5-1)，经过处理之后再经由T7～T70接线端子，传送到第一I2C总线并行输入变换电路(4-1)，再经由T5～T6接线端子，与I2C总线驱动变换单元(3)相连，再经由T3～T4接线端子，传送到I2C总线隔离变换单元(2)，再经由T1～T2接线端子，与主控制器单元(1)的I2C中的双向串行线进行数据交互；主控制器单元(1)的I2C中的双向串行线，经由T1～T2接线端子与I2C总线隔离变换单元(2)相连，I2C总线隔离变换单元(2)经由T3～T4接线端子，与I2C总线驱动变换单元(3)相连，I2C总线驱动变换单元(3)经由T5～T6接线端子，将信号传送到第二I2C总线并行输出变换电路(4-2)，再经由T71～T134接线端子，传送到第二多通道输出隔离变换电路(5-2)处理，之后经由T263～T390接线端子传送到第二用户输出接口单元(6-2)。2.根据权利要求1所述的一种基于I2C总线的多通道数字测控系统，其特征在于：所述主控制器单元(1)中的芯片A1的第105脚、第109脚、第110脚、第133脚和第25脚接编程接口J1；芯片A1的第138脚接电阻R1的一端，电阻R1的另一端接地线GND1；芯片A1的第6脚接电源UDD，芯片A1的第6脚接电容C1的一端，电容C1的另一端接地线GND1；芯片A1的第33脚接电感L1的一端，电感L1的另一端接电源US1+；芯片A1的第33脚同时接电容C3的正极，电容C3的负极接地线GND1；电容C2的一端与芯片A1的第33脚相连，电容C2的另一端接地线GND1；芯片A1的第31脚接地线GND1；芯片A1的第121脚接电源US1+，电容C4的一端与芯片A1的第121脚相连，电容C4的另一端接地线GND1；芯片A1的第23脚接电容C5的一端，电容C5的另一端接地线GND1；芯片A1的第24脚接电阻R2的一端，电阻R2的另一端接电容C6的一端，电容C6的另一端接地线GND1；晶振Y1的外壳接地线GND1，晶振Y1的一端接芯片A1的第23脚，晶振Y1的另一端接电容C6的一端，电容C6的另一端接地线GND1；芯片A1的第106脚接电容C7的一端，电容C7的另一端接地线GND1；芯片A1的第71脚接电容C8的一端，电容C8的另一端接地线GND1；芯片A1的第143脚接电容C9的一端，电容C9的另一端接地线GND1；芯片A1的第143脚接电感L2的一端，电感L2的另一端接电源US1+；电容C10的一端接电源US1+，电容C10的另一端接地线GND1；芯片A1的第8脚接电容C11的一端，电容C11的另一端接地线GND1；芯片A1的第9脚接电容C12的一端，电容C12的另一端接地线GND1；晶振Y2的一端接芯片A1的第8脚，晶振Y2的另一端接芯片A1的第9脚；芯片A1的第120脚接地线GND1；芯片A1的第137脚与I2C总线隔离变换单元(2)经过接线端子T1相连，芯片A1的第136脚与I2C总线隔离变换单元(2)经过接线端子T2相连。3.根据权利要求2所述的一种基于I2C总线的多通道数字测控系统，其特征在于：所述I2C总线隔离变换单元(2)包括芯片A2，芯片A2的第2脚与主控制器单元(1)经过接线端子T1相连，芯片A2的第3脚与主控制器单元(1)经过接线端子T2相连；芯片A2的第6脚与I2C总线驱动变换单元(3)经过接线端子T3相连；芯片A2的第7脚与I2C总线驱动变换单元(3)经过接线端子T4相连；I2C总线隔离变换单元(2)中芯片A2的第1脚接电阻R5的一端，电阻R5的另一端接电源US1+；芯片A2的第1脚与电容C15的一端相连，电容C15的另一端与芯片A2的第4脚相连；芯片A2的第1脚接电阻R5的一端，电阻R5的另一端与电阻R4的一端相连，电阻R4的另一端与芯片A2的第3脚相连；电容C14的一端与芯片A2的第3脚相连，电容C14的另一端与芯片A2的第4脚相连；电源US1+与电阻R3的一端相连,电阻R3的另一端芯片A2的第2脚相连；电容C13的一端与芯片A2的第2脚相连，电容C13的另一端与芯片A2的第4脚相连；芯片A2的第4脚接地线GND1；芯片A2的第5脚接电阻R6的一端，电阻R6的另一端接电源US2+，电容C16的一端与芯片A2的第5脚相连，电容C16的另一端与芯片A2的第8脚相连；芯片A2的第5脚接电阻R6的一端，电阻R6的另一端与电阻R7的一端相连，电阻R7的另一端与芯片A2的第7脚相连；电容C17的一端与芯片A2的第7脚相连，电容C17的另一端与芯片A2的第8脚相连；电源US2+与电阻R8的一端相连,电阻R8的另一端与芯片A2的第6脚相连；电容C18的一端与芯片A2的第6脚相连，电容C18的另一端与芯片A2的第8脚相连；芯片A2的第8脚接地线GND2。4.根据权利要求3所述的一种基于I2C总线的多通道数字测控系统，其特征在于：所述I2C总线驱动变换单元(3)包括芯片A3，芯片A3的第2脚与I2C总线隔离变换单元(2)经过接线端子T3相连，芯片A3的第3脚与I2C总线隔离变换单元(2)经过接线端子T4相连；芯片A3的第7脚与I2C总线并行输入/输出变换单元(4)经过接线端子T5相连，芯片A3的第6脚与I2C总线并行输入/输出变换单元(4)经过接线端子T6相连；I2C总线驱动变换单元(3)中的芯片A3的第1脚接电源US2+；电源US2+接电容C19的一端，电容C19的另一端接地线GND2；电阻R10的一端接芯片A3的第1脚，电阻R10的另一端接芯片A3的第2脚；电阻R9的一端接芯片A3的第1脚，电阻R9的另一端接芯片A3的第3脚；芯片A3的第4脚接地线GND2；芯片A3的第8脚接电源US3+，电源US3+接电容C20的一端，电容C20的另一端接地线GND2；电阻R11的一端接芯片A3的第8脚，电阻R11的另一端接芯片A3的第7脚；电阻R12的一端接芯片A3的第8脚，电阻R12的另一端接芯片A3的第6脚；芯片A3的第5脚接电源US3+。5.根据权利要求4所述的一种基于I2C总线的多通道数字测控系统，其特征在于：所述第一I2C总线并行输入变换电路(4-1)包括8个分支I2C电路总线并行输入变换电路(4-1-1)～(4-1-8)；第一分支I2C总线并行输入变换电路(4-1-1)包括芯片A4，芯片A4的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片A4的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；第一分支I2C总线并行输入变换电路(4-1-1)中芯片A4的第16脚和第13脚接电源US3+，电源US3+与电容C21的一端相连，电容C21的另一端接地线GND2，芯片A4的第1脚、第2脚、第3脚、第8脚接地线GND2；芯片A4的第4脚与第一多通道输入隔离变换电路(5-1)经过接线端子T7相连；芯片A4的第5脚与第一多通道输入隔离变换电路(5-1)经过接线端子T8相连；芯片A4的第6脚与第一多通道输入隔离变换电路(5-1)经过接线端子T9相连；芯片A4的第7脚与第一多通道输入隔离变换电路(5-1)经过接线端子T10相连；芯片A4的第9脚与第一多通道输入隔离变换电路(5-1)经过接线端子T11相连；芯片A4的第10脚与第一多通道输入隔离变换电路(5-1)经过接线端子T12相连；芯片A4的第11脚与第一多通道输入隔离变换电路(5-1)经过接线端子T13相连；芯片A4的第12脚与第一多通道输入隔离变换电路(5-1)经过接线端子T14相连；第二分支I2C总线并行输入变换电路(4-1-2)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第1脚与电源US3+相连，芯片的第2脚和第3脚与地线GND2相连；第三分支I2C总线并行输入变换电路(4-1-3)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第2脚与电源US3+相连，芯片的第1脚和第3脚与地线GND2相连；第四分支I2C总线并行输入变换电路(4-1-4)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第3脚与电源US3+相连，芯片的第1脚和第2脚与地线GND2相连；第五分支I2C总线并行输入变换电路(4-1-5)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第1脚和第2脚与电源US3+相连，芯片的第3脚与地线GND2相连；第六分支I2C总线并行输入变换电路(4-1-6)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第1脚和第3脚与电源US3+相连，芯片的第2脚与地线GND2相连；第七分支I2C总线并行输入变换电路(4-1-7)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第2脚和第3脚与电源US3+相连，芯片的第1脚与地线GND2相连；第八分支I2C总线并行输入变换电路(4-1-8)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第1脚、第2脚和第3脚与电源US3+相连；第二分支I2C总线并行输入变换电路(4-1-2)经由接线端子T15～T22接收来自第一多通道输入隔离变换电路(5-1)中的信号；第三分支I2C总线并行输入变换电路(4-1-3)经由接线端子T23～T30接收来自第一多通道输入隔离变换电路(5-1)中的信号；第四分支I2C总线并行输入变换电路(4-1-4)经由接线端子T31～T38接收来自第一多通道输入隔离变换电路(5-1)中的信号；第五分支I2C总线并行输入变换电路(4-1-5)经由接线端子T39～T46接收来自第一多通道输入隔离变换电路(5-1)中的信号；第六分支I2C总线并行输入变换电路(4-1-6)经由接线端子T47～T54接收来自第一多通道输入隔离变换电路(5-1)中的信号；第七分支I2C总线并行输入变换电路(4-1-7)经由接线端子T55～T62接收来自第一多通道输入隔离变换电路(5-1)中的信号；第八分支I2C总线并行输入变换电路(4-1-8)经由接线端子T63～T70接收来自第一多通道输入隔离变换电路(5-1)中的信号。6.根据权利要求5所述的一种基于I2C总线的多通道数字测控系统，其特征在于：所述第二I2C总线并行输出变换电路(4-2)包括8个分支I2C总线并行输入变换电路(4-2-1)～(4-2-8)；第九分支I2C总线并行输出变换电路(4-2-1)中包括芯片A5，芯片A5的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片A5的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片A5的第16脚和第13脚接电源US3+，电源US3+与电容C22的一端相连，电容C22的另一端接地线GND2，芯片A5的第1脚、第2脚、第3脚、第8脚接地线GND2；芯片A5的第4脚与第二多通道输出隔离变换电路(5-2)经过接线端子T71相连；芯片A5的第5脚与第二多通道输出隔离变换电路(5-2)经过接线端子T72相连；芯片A5的第6脚与第二多通道输出隔离变换电路(5-2)经过接线端子T73相连；芯片A5的第7脚与第二多通道输出隔离变换电路(5-2)经过接线端子T74相连；芯片A5的第9脚与第二多通道输出隔离变换电路(5-2)经过接线端子T75相连；芯片A5的第10脚与第二多通道输出隔离变换电路(5-2)经过接线端子T76相连；芯片A5的第11脚与第二多通道输出隔离变换电路(5-2)经过接线端子T77相连；芯片A5的第12脚与第二多通道输出隔离变换电路(5-2)经过接线端子T78相连；第十分支I2C总线并行输出变换电路(4-2-2)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第1脚与电源US3+相连，芯片的第2脚和第3脚与地线GND2相连；第十一分支I2C总线并行输出变换电路(4-2-3)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第2脚与电源US3+相连，芯片的第1脚和第3脚与地线GND2相连；第十二分支I2C总线并行输出变换电路(4-2-4)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第3脚与电源US3+相连，芯片的第1脚和第2脚与地线GND2相连；第十三分支I2C总线并行输出变换电路(4-2-5)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第1脚和第2脚与电源US3+相连，芯片的第3脚与地线GND2相连；第十四分支I2C总线并行输出变换电路(4-2-6)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第1脚和第3脚与电源US3+相连，芯片的第2脚与地线GND2相连；第十五分支I2C总线并行输出变换电路(4-2-7)中芯片的第15脚与I2C总线驱动变换单元(3)经过接线端子T5相连，芯片的第14脚与I2C总线驱动变换单元(3)经过接线端子T6相连；芯片的第2脚和第3脚与电源US3+相连，芯片的第1脚与地线GND2相连；第十六分支I2C总线并行输出变换电路(4-2-...

【专利技术属性】
技术研发人员：李维波，许智豪，华逸飞，余万祥，范磊，康兴，
申请(专利权)人：武汉理工大学，
类型：发明
国别省市：湖北,42