一种无线通信跳频控制器制造技术

本发明专利技术提供了一种无线通信跳频控制器，包括RTC授时电路，FPGA控制电路、存储电路和信号分析电路，所述FPGA控制电路分别与RTC授时电路、存储电路和信号分析电路连接；本发明专利技术可以快速实现无线通信系统的跳频控制，跳频控制器的组成电路技术成熟度高，实现跳频通信系统同步性能优良，是一种具有很好应用前景的发明专利技术。

A wireless communication frequency hopping controller

The invention provides a frequency hopping wireless communication controller, including RTC timing circuit, FPGA control circuit, memory circuit and signal analysis circuit, the FPGA control circuit is respectively connected with the RTC clock circuit, memory circuit and signal analysis circuit; the invention can realize fast frequency hopping wireless communication system of the control circuit of frequency hopping controller the high maturity, good synchronization performance of frequency hopping communication system, is a promising invention.

【技术实现步骤摘要】
一种无线通信跳频控制器
本专利技术涉及一种无线通信跳频控制器，属于无线通信

技术介绍
跳频就是“多频、选码、频率键控”即用伪码序列构成跳频指令来控制频率合成器，并在多个频率中选择移频键控。跳频通信具有抗干扰、抗截获的能力，并能作到频谱资源共享，所以，在当前现代化电子战中，跳频通信显示出巨大的优势。本专利技术是结合常规无线通信系统的跳频技术指标，设计的一种无线通信系统跳频控制器，可以配置不同的软件代码，实现不同型号无线通信系统跳频控制。
技术实现思路
为解决上述技术问题，本专利技术提供了一种无线通信跳频控制器，该无线通信跳频控制器可以配置不同的软件代码，实现不同型号无线通信系统跳频控制本专利技术通过以下技术方案得以实现。本专利技术提供的一种无线通信跳频控制器，包括RTC授时电路，FPGA控制电路、存储电路和信号分析电路，所述FPGA控制电路分别与RTC授时电路、存储电路和信号分析电路连接；所述RTC授时电路用于完成跳频同步所需时间基准的授时任务，是跳频控制器的本地授时时钟；所述FPGA控制电路用于完成跳频通信系统时序规划及逻辑控制任务，是跳频控制器的信息处理器；所述存储电路用于完成控制信息的存储任务，是跳频控制器的信息存储单元；所述信号分析电路用于完成信道质量信息的分析任务，是跳频控制器的信号采集器。所述FPGA控制电路包括FPGA控制芯片、电阻R78、场效应管JFET_P、发光二极管、电阻R79、电阻R40、电阻R54、电阻R16、电阻R55、电阻R41、电阻R56、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R102、电阻R101、电阻R100和JTAG控制器；所述FPGA控制芯片的引脚T18、引脚T17、引脚U18、引脚V17、引脚V18、引脚U17和引脚L23并联后接地，引脚N22、引脚N23、引脚AB23和引脚AC23并联后接地，引脚M22连接有电位器RP，引脚M23接地，引脚M15串联电阻R78后连接电源。所述FPGA控制芯片的引脚N14接场效应管JFET_P的栅极，场效应管JFET_P的漏极与发光二极管和电阻R79串联后接电源，源极接地；所述FPGA控制芯片的引脚AD21与电阻R40和电阻R54并联，引脚AD22与电阻R16和电阻R55并联，引脚AC22与电阻R41和电阻R56并联，电阻R54、电阻R55和电阻R56并联后连接电源，电阻R40、电阻R16和电阻R41并联后接地；所述FPGA控制芯片的引脚N15为FPGA的时钟信号接口，引脚AB15、引脚AC14、引脚AC15、引脚AD14分别连接JTAG控制器的TCK引脚、TMS引脚、TDI引脚和TDO引脚。所述FPGA控制芯片的引脚L21与电阻R1、引脚L20与电阻R2、引脚L15与电阻R3、引脚L16与电阻R4、引脚J22与电阻R5、引脚K21与电阻R6、引脚K16与电阻R7、引脚J15与电阻R8、引脚H22与电阻R9、引脚G22与电阻R10、引脚L14与电阻R11、引脚K14与电阻R12、引脚K22与电阻R13、引脚K23与电阻R14、引脚J12与电阻R15、引脚H12与电阻R16、引脚G23与电阻R17、引脚H23与电阻R18、引脚K13与电阻R19、引脚K12与电阻R102、引脚A与电阻R101、引脚AE22与电阻R100串联，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R102、电阻R101和电阻R100并联后接地。所述电源为3.3V，电阻R78的大小为330Ω，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R79、电阻R102、电阻R101和电阻R100的大小均为1KΩ，电阻R54、电阻R55、电阻R56的大小均为4.7KΩ。所述RTC授时电路包括RTC授时芯片，RTC授时芯片的引脚1和引脚12分别接地，引脚24接直流电源，直流电源的大小为3.3V；所述RTC授时芯片的引脚11与FPGA控制芯片的引脚AF15、RTC授时芯片的引脚10与FPGA控制芯片的引脚AE16、RTC授时芯片的引脚9与FPGA控制芯片的引脚AE21、RTC授时芯片的引脚8与FPGA控制芯片的引脚AD20、RTC授时芯片的引脚7与FPGA控制芯片的引脚AF16、RTC授时芯片的引脚6与FPGA控制芯片的引脚AE17、RTC授时芯片的引脚5与FPGA控制芯片的引脚AE19、RTC授时芯片的引脚4与FPGA控制芯片的引脚AD19连接；所述RTC授时芯片的引脚23与FPGA控制芯片的引脚H18、RTC授时芯片的引脚18与FPGA控制芯片的引脚K17、RTC授时芯片的引脚17与FPGA控制芯片的引脚G15、RTC授时芯片的引脚15与FPGA控制芯片的引脚L18、RTC授时芯片的引脚14与FPGA控制芯片的引脚G16、RTC授时芯片的引脚13与FPGA控制芯片的引脚K18连接，RTC授时芯片的引脚19为IRQ接口。所述存储电路包括存储芯片，存储芯片的引脚A1与FPGA控制芯片的引脚B17、存储芯片的引脚B1与FPGA控制芯片的引脚A14、存储芯片的引脚C1与FPGA控制芯片的引脚A15、存储芯片的引脚D1与FPGA控制芯片的引脚B15、存储芯片的引脚D2与FPGA控制芯片的引脚B16、存储芯片的引脚A2与FPGA控制芯片的引脚AG17、存储芯片的引脚C2与FPGA控制芯片的引脚AH18、存储芯片的引脚A3与FPGA控制芯片的引脚AE18、存储芯片的引脚B3与FPGA控制芯片的引脚AF18、存储芯片的引脚C3与FPGA控制芯片的引脚AG16、存储芯片的引脚D3与FPGA控制芯片的引脚AH17、存储芯片的引脚C4与FPGA控制芯片的引脚AF19、存储芯片的引脚A5与FPGA控制芯片的引脚AG18、存储芯片的引脚B5与FPGA控制芯片的引脚AG15、存储芯片的引脚C5与FPGA控制芯片的引脚AH15、存储芯片的引脚D7与FPGA控制芯片的引脚AG20、存储芯片的引脚D8与FPGA控制芯片的引脚AG21、存储芯片的引脚A7与FPGA控制芯片的引脚AH13、存储芯片的引脚B7与FPGA控制芯片的引脚D22、存储芯片的引脚C7与FPGA控制芯片的引脚AE23、存储芯片的引脚C8与FPGA控制芯片的引脚AE23、存储芯片的引脚A8与FPGA控制芯片的引脚AH14连接，存储芯片的引脚G1和引脚H8均与FPGA控制芯片的引脚AH19连接；所述存储芯片的引脚F2与FPGA控制芯片的引脚AK16、存储芯片的引脚E2与FPGA控制芯片的引脚AL16、存储芯片的引脚G3与FPGA控制芯片的引脚AL21、存储芯片的引脚E4与FPGA控制芯片的引脚AK21、存储芯片的引脚E5与FPGA控制芯片的引本文档来自技高网...

【技术保护点】
一种无线通信跳频控制器，其特征在于：包括RTC授时电路，FPGA控制电路、存储电路和信号分析电路，所述FPGA控制电路分别与RTC授时电路、存储电路和信号分析电路连接；所述RTC授时电路用于完成跳频同步所需时间基准的授时任务，是跳频控制器的本地授时时钟；所述FPGA控制电路用于完成跳频通信系统时序规划及逻辑控制任务，是跳频控制器的信息处理器；所述存储电路用于完成控制信息的存储任务，是跳频控制器的信息存储单元；所述信号分析电路用于完成信道质量信息的分析任务，是跳频控制器的信号采集器。

【技术特征摘要】
1.一种无线通信跳频控制器，其特征在于：包括RTC授时电路，FPGA控制电路、存储电路和信号分析电路，所述FPGA控制电路分别与RTC授时电路、存储电路和信号分析电路连接；所述RTC授时电路用于完成跳频同步所需时间基准的授时任务，是跳频控制器的本地授时时钟；所述FPGA控制电路用于完成跳频通信系统时序规划及逻辑控制任务，是跳频控制器的信息处理器；所述存储电路用于完成控制信息的存储任务，是跳频控制器的信息存储单元；所述信号分析电路用于完成信道质量信息的分析任务，是跳频控制器的信号采集器。2.如权利要求1所述的无线通信跳频控制器，其特征在于：所述FPGA控制电路包括FPGA控制芯片、电阻R78、场效应管JFET_P、发光二极管、电阻R79、电阻R40、电阻R54、电阻R16、电阻R55、电阻R41、电阻R56、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R102、电阻R101、电阻R100和JTAG控制器；所述FPGA控制芯片的引脚T18、引脚T17、引脚U18、引脚V17、引脚V18、引脚U17和引脚L23并联后接地，引脚N22、引脚N23、引脚AB23和引脚AC23并联后接地，引脚M22连接有电位器RP，引脚M23接地，引脚M15串联电阻R78后连接电源。3.如权利要求2所述的无线通信跳频控制器，其特征在于：所述FPGA控制芯片的引脚N14接场效应管JFET_P的栅极，场效应管JFET_P的漏极与发光二极管和电阻R79串联后接电源，源极接地；所述FPGA控制芯片的引脚AD21与电阻R40和电阻R54并联，引脚AD22与电阻R16和电阻R55并联，引脚AC22与电阻R41和电阻R56并联，电阻R54、电阻R55和电阻R56并联后连接电源，电阻R40、电阻R16和电阻R41并联后接地；所述FPGA控制芯片的引脚N15为FPGA的时钟信号接口，引脚AB15、引脚AC14、引脚AC15、引脚AD14分别连接JTAG控制器的TCK引脚、TMS引脚、TDI引脚和TDO引脚。4.如权利要求2所述的无线通信跳频控制器，其特征在于：所述FPGA控制芯片的引脚L21与电阻R1、引脚L20与电阻R2、引脚L15与电阻R3、引脚L16与电阻R4、引脚J22与电阻R5、引脚K21与电阻R6、引脚K16与电阻R7、引脚J15与电阻R8、引脚H22与电阻R9、引脚G22与电阻R10、引脚L14与电阻R11、引脚K14与电阻R12、引脚K22与电阻R13、引脚K23与电阻R14、引脚J12与电阻R15、引脚H12与电阻R16、引脚G23与电阻R17、引脚H23与电阻R18、引脚K13与电阻R19、引脚K12与电阻R102、引脚A与电阻R101、引脚AE22与电阻R100串联；所述电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R102、电阻R101和电阻R100并联后接地。5.如权利要求1～4中任意一项所述的无线通信跳频控制器，其特征在于：所述电源为3.3V，电阻R78的大小为330Ω，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R79、电阻R102、电阻R101和电阻R100的大小均为1KΩ，电阻R54、电阻R55、电阻R56的大小均为4.7KΩ。6.如权利要求1所述的无线通信跳频控制器，其特征在于：所述RTC授时电路包括RTC授时芯片，RTC授时芯片的引脚1和引脚12分别接地，引脚24接直流电源，直流电源的大小为3.3V；所述RTC授时芯片的引脚11与FPGA控制芯片的引脚AF15、RTC授时芯片的引脚10与FPGA控制芯片的引脚AE16、RTC授时芯片的引脚9与FPGA控制芯片的引脚AE21、RTC授时芯片的引脚8与FPGA控制芯片的引脚AD20、RTC授时芯片的引脚7与FPGA控制芯片的引脚AF16、RTC授时芯片的引脚6与FPGA控制芯片的引脚AE17、RTC授时芯片的引脚5与FPGA控制芯片的引脚AE19、RTC授时芯片的引脚4与FPGA控制芯片的引脚AD19连接；所述RTC授时芯片的引脚23与FPGA控制芯片的引脚H18、RTC授时芯片的引脚18与FPGA控制芯片的引脚K17、RTC授时芯片的引脚17与FPGA控制芯片的引脚G15、RTC授时芯片的引脚15与FPGA控制芯片的引脚L18、RTC授时芯片的引脚14与FPGA控制芯片的引脚G16、RTC授时芯片的引脚13与FPGA控制芯片的引脚K18连接，RTC授时芯片的引脚19为IRQ接口。7.如权利要求1所述的无线通信跳频控制器，其特征在于：所述存储电路包括存储芯片，存储芯片的引脚A1与FPGA控制芯片的引脚B17、存储芯片的引脚B1与FPGA控制芯片的引脚A14、存储芯片的引脚C1与FPGA控制芯片的引脚A15、存储芯片的引脚D1与FPGA控制芯片的引脚B15、存储芯片的引脚D2与FPGA控制芯片的引脚B16、存储芯片的引脚A2与FPGA控制芯片的引脚AG17、存储芯片的引脚C2与FPGA控制芯片的引脚AH18、存储芯片的引脚A3与FPGA控制芯片的引脚AE18、存储芯片的引脚B3与FPGA控制芯片的引脚AF18、存储芯片的引脚C3与FPGA控制芯片的引脚AG16、存储芯片的引脚D3与FPGA控制芯片的引脚AH17、存储芯片的引脚C4与FPGA控制芯片的引脚AF19、存储芯片的引脚A5与FPGA控制芯片的引脚AG18、存储芯片的引脚B5与FPGA控制芯片的引脚AG15、存储芯片的引脚C5与FPGA控制芯片的引脚AH15、存储芯片的引脚D7与FPGA控制芯片的引脚AG20、存储芯片的引脚D8与FPGA控制芯片的引脚AG21、存储芯片的引脚A7与FPGA控制芯片的引脚AH13、存储芯片的引脚B7与FPGA控制芯片的引脚D22、存储芯片的引脚C7与FPGA控制芯片的引脚AE23、存储芯片的引脚C8与FPGA控制芯片的引脚AE23、存储芯片的引脚A8与FPGA控制芯片的引脚AH14连接，存储芯片的引脚G1和引脚H8均与FPGA控制芯片的引脚AH19连接；所述存储芯片的引脚F2与FPGA控制芯片的引脚AK16、存储芯片的引脚E2与FPGA控制芯片的引脚AL16、存储芯片的引脚G3与FPGA控制芯片的引脚AL21、存储芯片的引脚E4与FPGA控制芯片的引脚AK21、存储芯片的引脚E5与FPGA控制芯片的引脚AK17、存储芯片的引脚G5与FPGA控制芯片的引脚AJ17、存储芯片的引脚G6与FP...

【专利技术属性】
技术研发人员：窦立刚，吴良金，李秋莉，
申请(专利权)人：贵州航天天马机电科技有限公司，
类型：发明
国别省市：贵州,52