半导体装置以及其制造方法制造方法及图纸

半导体装置具备至少一个薄膜晶体管(100、200)，该至少一个薄膜晶体管(100、200)具有：半导体层(3A、3B)，其具有通道区域(31A、31B)、高浓度杂质区域以及位于通道区域与高浓度杂质区域之间的低浓度杂质区域(32A、32B)；设置在栅极绝缘层(5)之上的栅极电极(7A、7B)；形成在栅极电极上的层间绝缘层(11)；以及源极电极(8A、8B)及漏极电极(9A、9B)；在层间绝缘层及栅极绝缘层设置有到达半导体层的接触孔，源极电极(8A、8B)及漏极电极(9A、9B)中的至少一方在接触孔内与高浓度杂质区域相接，在接触孔的侧壁上，栅极绝缘层及层间绝缘层的侧面匹配，在半导体层的上表面，接触孔的缘部与高浓度杂质区域的缘部匹配。

Semiconductor devices and their manufacturing methods

\u534a\u5bfc\u4f53\u88c5\u7f6e\u5177\u5907\u81f3\u5c11\u4e00\u4e2a\u8584\u819c\u6676\u4f53\u7ba1(100\u3001200)\uff0c\u8be5\u81f3\u5c11\u4e00\u4e2a\u8584\u819c\u6676\u4f53\u7ba1(100\u3001200)\u5177\u6709\uff1a\u534a\u5bfc\u4f53\u5c42(3A\u30013B)\uff0c\u5176\u5177\u6709\u901a\u9053\u533a\u57df(31A\u300131B)\u3001\u9ad8\u6d53\u5ea6\u6742\u8d28\u533a\u57df\u4ee5\u53ca\u4f4d\u4e8e\u901a\u9053\u533a\u57df\u4e0e\u9ad8\u6d53\u5ea6\u6742\u8d28\u533a\u57df\u4e4b\u95f4\u7684\u4f4e\u6d53\u5ea6\u6742\u8d28\u533a\u57df(32A\u300132B)\uff1b\u8bbe\u7f6e\u5728\u6805\u6781\u7edd\u7f18\u5c42(5)\u4e4b\u4e0a\u7684\u6805\u6781\u7535\u6781(7A\u30017B)\uff1b\u5f62\u6210\u5728\u6805\u6781\u7535\u6781\u4e0a\u7684\u5c42\u95f4\u7edd\u7f18\u5c42(11)\uff1b\u4ee5\u53ca\u6e90\u6781\u7535\u6781(8A\u30018B)\u53ca\u6f0f\u6781\u7535\u6781(9A\u30019B)\uff1b\u5728\u5c42\u95f4\u7edd\u7f18\u5c42\u53ca\u6805\u6781\u7edd\u7f18\u5c42\u8bbe\u7f6e\u6709\u5230\u8fbe\u534a\u5bfc\u4f53\u5c42\u7684\u63a5\u89e6\u5b54\uff0c\u6e90\u6781\u7535\u6781(8A\u30018B)\u53ca\u6f0f\u6781\u7535\u6781(9A\u30019B)\u4e2d\u7684\u81f3\u5c11\u4e00\u65b9\u5728\u63a5\u89e6\u5b54\u5185\u4e0e\u9ad8\u6d53\u5ea6\u6742\u8d28\u533a\u57df\u76f8\u63a5\uff0c\u5728\u63a5\u89e6\u5b54\u7684\u4fa7\u58c1\u4e0a\uff0c\u6805\u6781\u7edd\u7f18\u5c42\u53ca\u5c42\u95f4\u7edd\u7f18\u5c42\u7684\u4fa7\u9762\u5339\u914d\uff0c\u5728\u534a\u5bfc\u4f53\u5c42\u7684\u4e0a\u8868\u9762\uff0c\u63a5 The edge of the contact hole matches the edge of the high concentration impurity region.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置以及其制造方法
本专利技术涉及一种半导体装置以及其制造方法。
技术介绍
液晶显示装置等所使用的有源矩阵基板按照每个像素而具备薄膜晶体管(ThinFilmTransistor；以下，“TFT”)等开关元件。通常，晶质硅膜的电场迁移率效果高于非晶质硅膜的电场迁移率效果，因此，与非晶质硅TFT相比，晶质硅TFT能够高速地进行工作。因此，当使用晶质硅膜时，不仅作为开关元件能够按照每个像素设置TFT(称作“像素用TFT”)，还能够将形成在显示区域周围(边框区域)的驱动电路、构成各种功能电路等的周围电路的TFT(称作“驱动电路用TFT”)形成在同一基板上。对于像素用TFT要求截止漏电流(off-leakCurrent)极小。当截止漏电流较大时，存在有产生闪烁、串扰等而使显示质量下降的可能性。因此，作为像素用TFT使用具有LDD构造的TFT(以下，简称“LDD构造TFT”)。“LDD构造TFT”在TFT的通道区域与源极区域·漏极区域之间的至少一方具有低浓度杂质区域(LightlyDopedDrain，以下简称“LDD区域”)。在该构造中，在栅极电极的边缘与低电阻的源极·漏极区域之间，存在与源极·漏极区域相比电阻较高的LDD区域，因此，与不具有LDD区域的(“单一漏极构造”)TFT相比，能够大幅减少截止漏电流。在有源矩阵基板中，为了简化制造工序，有时不仅采用像素用TFT，还对于驱动电路用TFT而采用LDD构造TFT。然而，当作为驱动电路用TFT而使用LDD构造TFT时，存在有下述那样的问题。对于驱动电路用TFT而言，要求有电流驱动力较大、即导通电流较大，但是，在LDD构造TFT中，LDD区域成为电阻，因此，与单一漏极构造的TFT相比电流驱动力下降。此外，为了使LDD区域的通道长方向的长度(LDD长)最优化，而存在有电路的设计变烦杂、或边框区域的尺寸增大的可能性。而且，对于实施高速工作的驱动电路用TFT，要求有更高的可靠性。因此，提出了作为驱动电路用TFT，使用具有LDD区域被栅极电极重叠的构造的TFT的方案。这样的构造被称作“GOLD(GateOverlappedLDD)构造”。在具有GOLD构造的TFT(以下，简称“GOLD构造TFT”)中，当向栅极电极施加电压时，在被栅极电极重叠的LDD区域蓄积有作为载体的电子，因此，能够减小LDD区域的电阻。因此，能够抑制TFT的电流驱动力的下降。此外，通过在栅极之下形成电场缓和区域，从而与LDD构造TFT相比能够确保较高的可靠性。另外，在本说明书中，将LDD区域整体未被栅极电极重叠的构造称作“LDD构造”，将LDD区域的至少一部分被栅极电极重叠的构造称作“GOLD构造”。然而，当除了LDD构造TFT以外，作为驱动电路用TFT而将GOLD构造TFT形成在同一基板上时，存在有制造工艺中所使用的光掩膜的张数增加这样的问题。光掩膜用于用光刻法而通过蚀刻工序、离子注入工序形成作为掩膜的抗蚀图案。因此，光掩膜的张数增加1张意味着，除了蚀刻、离子注入等工序以外，增加了由光刻法实施的抗蚀图案的形成、抗蚀图案的剥离、洗净以及干燥工序。因此，当光掩膜的张数增加时，制造成本增大，前置时间(leadtime)也变长，使生产率大幅下降。此外，存在有成品率下降的可能性。对此，提出了用于至少减少1张光掩膜的各种工艺的方案。例如专利文献1公开了通过使用半色调掩膜，从而不会增加光掩膜的张数，而制造GOLD构造TFT的方法。在专利文献1中，通过使用了半色调掩膜的光刻法工序，来形成局部厚度不同的抗蚀图案，并将其作为蚀刻掩膜来实施半导体膜的蚀刻。接下来，在去除抗蚀图案的凹部之后，进行用于LDD区域形成的杂质掺入。因此，在一次光刻法工序中，能够进行半导体膜的蚀刻以及LDD区域的形成，从而能够削减1张光掩膜的张数。现有技术文献专利文献专利文献1：日本特开2002-134756号公报
技术实现思路
专利技术所要解决的技术课题根据专利文献1的方法，由于半色调掩膜的分辨率(resolution)较低，而难以以充分的精度控制抗蚀图案的线宽。因此，有时无法应用于高精细的TFT的制造。如此，在以往的方法中，确保良好的线宽控制性且削减光掩膜的张数而提高生产率较为困难。本专利技术的一实施方式是鉴于上述情况而完成，其主要的目的在于提供一种具备具有LDD区域的TFT的、生产率优异且高精细的半导体装置。用于解决问题的方法本专利技术的一实施方式的半导体装置，其在基板上具备至少一个薄膜晶体管，所述至少一个薄膜晶体管具备：半导体层，其具有通道区域、包含第一导电型的杂质的高浓度杂质区域、以及位于所述通道区域与所述高浓度杂质区域之间以低于所述高浓度杂质区域且高于所述通道区域的浓度包含所述第一导电型的杂质的低浓度杂质区域；栅极绝缘层，其形成在所述半导体层之上；栅极电极，其设置在所述栅极绝缘层之上，配置成至少与所述通道区域重叠；层间绝缘层，其形成在所述栅极电极及所述栅极绝缘层上；以及源极电极及漏极电极，其等与所述半导体层连接；在所述层间绝缘层及所述栅极绝缘层设置有到达所述半导体层的接触孔，所述源极电极及漏极电极中的至少一方形成在所述层间绝缘层上及所述接触孔内，并在所述接触孔内与所述高浓度杂质区域相接；在所述接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；在所述半导体层的上表面，所述接触孔的缘部与所述高浓度杂质区域的缘部匹配。在某实施方式中，从所述基板的法线方向观察时，所述高浓度杂质区域位于所述低浓度杂质区域的内部。在某实施方式中，所述至少一个薄膜晶体管包含第一薄膜晶体管；在所述第一薄膜晶体管中，所述低浓度杂质区域的一部分隔着所述栅极绝缘层而被所述栅极电极覆盖。在某实施方式中，所述至少一个薄膜晶体管包含第二薄膜晶体管；在所述第二薄膜晶体管中，所述低浓度杂质区域的所述通道区域侧的端部与所述栅极电极的端部匹配。在某实施方式中，在所述第一薄膜晶体管中，所述低浓度杂质区域包含隔着所述栅极绝缘层而未与所述栅极电极重叠的第一低浓度杂质区域、和与所述栅极电极重叠的第二低浓度杂质区域，所述第一低浓度杂质区域包含以高于所述第二低浓度杂质区域的浓度包含所述第一导电型的杂质。在某实施方式中，所述至少一个薄膜晶体管还包含第二薄膜晶体管，在所述第二薄膜晶体管中，所述低浓度杂质区域的所述通道区域侧的端部与所述栅极电极的端部匹配；在所述第二薄膜晶体管中，所述低浓度杂质区域包含与所述高浓度杂质区域相接的第三低浓度杂质区域、和位于比所述第三低浓度杂质区域更靠所述通道区域侧的第四低浓度杂质区域，所述第三低浓度杂质区域包含以高于所述第四低浓度杂质区域的浓度包含所述第一导电型的杂质。在某实施方式中，所述第一薄膜晶体管的所述第一低浓度杂质区域与所述第二薄膜晶体管的所述第三低浓度杂质区域包含相同的杂质元素，所述第一及第三低浓度杂质区域的厚度方向上的所述第一导电型的杂质的浓度分布大致相等。在某实施方式中，还包含具有与所述至少一个薄膜晶体管不同的导电型的其它的薄膜晶体管；所述其它的薄膜晶体管具备：其它的半导体层，其具有通道区域、接触区、及位于所述通道区域与所述接触区之间且包含第二导电型的杂质的其它的高浓度杂质区域，所述接触区以与所述其它的高浓度杂质相同的浓度包含所述第二导电型的杂质且以高于本文档来自技高网...

【技术保护点】
一种半导体装置，其在基板上具备至少一个薄膜晶体管，其特征在于，所述至少一个薄膜晶体管具备：半导体层，其具有通道区域、包含第一导电型的杂质的高浓度杂质区域、以及位于所述通道区域与所述高浓度杂质区域之间以低于所述高浓度杂质区域且高于所述通道区域的浓度包含所述第一导电型的杂质的低浓度杂质区域；栅极绝缘层，其形成在所述半导体层之上；栅极电极，其设置在所述栅极绝缘层之上，配置成至少与所述通道区域重叠；层间绝缘层，其形成在所述栅极电极及所述栅极绝缘层上；以及源极电极及漏极电极，其等与所述半导体层连接；在所述层间绝缘层及所述栅极绝缘层设置有到达所述半导体层的接触孔，所述源极电极及漏极电极中的至少一方形成在所述层间绝缘层上及所述接触孔内，并在所述接触孔内与所述高浓度杂质区域相接；在所述接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；在所述半导体层的上表面，所述接触孔的缘部与所述高浓度杂质区域的缘部匹配。

【技术特征摘要】
【国外来华专利技术】2015.04.28 JP 2015-0910631.一种半导体装置，其在基板上具备至少一个薄膜晶体管，其特征在于，所述至少一个薄膜晶体管具备：半导体层，其具有通道区域、包含第一导电型的杂质的高浓度杂质区域、以及位于所述通道区域与所述高浓度杂质区域之间以低于所述高浓度杂质区域且高于所述通道区域的浓度包含所述第一导电型的杂质的低浓度杂质区域；栅极绝缘层，其形成在所述半导体层之上；栅极电极，其设置在所述栅极绝缘层之上，配置成至少与所述通道区域重叠；层间绝缘层，其形成在所述栅极电极及所述栅极绝缘层上；以及源极电极及漏极电极，其等与所述半导体层连接；在所述层间绝缘层及所述栅极绝缘层设置有到达所述半导体层的接触孔，所述源极电极及漏极电极中的至少一方形成在所述层间绝缘层上及所述接触孔内，并在所述接触孔内与所述高浓度杂质区域相接；在所述接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；在所述半导体层的上表面，所述接触孔的缘部与所述高浓度杂质区域的缘部匹配。2.如权利要求1所述的半导体装置，其特征在于，从所述基板的法线方向观察时，所述高浓度杂质区域位于所述低浓度杂质区域的内部。3.如权利要求1或2所述的半导体装置，其特征在于，所述至少一个薄膜晶体管包含第一薄膜晶体管；在所述第一薄膜晶体管中，所述低浓度杂质区域的一部分隔着所述栅极绝缘层而被所述栅极电极覆盖。4.如权利要求1至3中任一项所述的半导体装置，其特征在于，所述至少一个薄膜晶体管包含第二薄膜晶体管；在所述第二薄膜晶体管中，所述低浓度杂质区域的所述通道区域侧的端部与所述栅极电极的端部匹配。5.如权利要求3所述的半导体装置，其特征在于，在所述第一薄膜晶体管中，所述低浓度杂质区域包含隔着所述栅极绝缘层而未与所述栅极电极重叠的第一低浓度杂质区域、和与所述栅极电极重叠的第二低浓度杂质区域，所述第一低浓度杂质区域包含以高于所述第二低浓度杂质区域的浓度包含所述第一导电型的杂质。6.如权利要求5所述的半导体装置，其特征在于，所述至少一个薄膜晶体管还包含第二薄膜晶体管，在所述第二薄膜晶体管中，所述低浓度杂质区域的所述通道区域侧的端部与所述栅极电极的端部匹配；在所述第二薄膜晶体管中，所述低浓度杂质区域包含与所述高浓度杂质区域相接的第三低浓度杂质区域、和位于比所述第三低浓度杂质区域更靠所述通道区域侧的第四低浓度杂质区域，所述第三低浓度杂质区域包含以高于所述第四低浓度杂质区域的浓度包含所述第一导电型的杂质。7.如权利要求6所述的半导体装置，其特征在于，所述第一薄膜晶体管的所述第一低浓度杂质区域与所述第二薄膜晶体管的所述第三低浓度杂质区域包含相同的杂质元素，所述第一及第三低浓度杂质区域的厚度方向上的所述第一导电型的杂质的浓度分布大致相等。8.如权利要求1至7中任一项所述的半导体装置，其特征在于，还包含具有与所述至少一个薄膜晶体管不同的导电型的其它的薄膜晶体管；所述其它的薄膜晶体管具备：其它的半导体层，其具有通道区域、接触区、及位于所述通道区域与所述接触区之间且包含第二导电型的杂质的其它的高浓度杂质区域，所述接触区以与所述其它的高浓度杂质相同的浓度包含所述第二导电型的杂质且以高于所述其它的高浓度杂质的浓度包含所述第一导电型的杂质；所述栅极绝缘层，其延伸设置在所述其它的半导体层上；其它的栅极电极，其设置在所述栅极绝缘层之上；所述层间绝缘层，其延伸设置在所述其它的栅极电极及所述栅极绝缘层上；以及其它的源极电极及其它的漏极电极，其等与所述其它的半导体层连接；在所述层间绝缘层及所述栅极绝缘层，设置有到达所述其它的半导体层的其它的接触孔，所述其它的源极电极及其它的漏极电极中的至少一方形成在所述层间绝缘层上及所述其它的接触孔内，并在所述其它的接触孔内与所述接触区相接；在所述其它的接触孔的侧壁上，所述栅极绝缘层及所述层间绝缘层的侧面匹配；在所述其它的半导体层的上表面，所述其它的接触孔的缘部与所述接触区的缘部匹配。9.一种半导体装置的制造方法，所述半导体装置在基板上具备至少一个薄膜晶体管，其特征在于包含如下的工序：(a)在基板上形成包含通道区域及以高于所述通道区域的浓度包含第一导电型的杂质的低浓度杂质区域的岛状的半导体层、覆盖所述半导体层的栅极绝缘层、以及配置在所述栅极绝缘层上的栅极电极的工序；(b)在所述栅极绝缘层及所述栅极电极上形成层间绝缘层的工序；(c)通过在所述层间绝缘层上形成掩膜，并使用所述掩膜同时对所述栅极绝缘层及所述层间绝缘层进行蚀刻，从而在所述栅极绝缘层及所述层间绝缘层形成使所述低浓度杂质区域的一部分露出的接触孔的工序；(d)通过经由所述接触孔，向所述半导体层中的所述低浓度杂质区域的所述一部分注入第一导电型的杂质，从而形成高浓度杂质区域的工序；以及(e)在所述层间绝缘层上及所述接触孔内以与所述高浓度杂质区域相接的方式形成电极的工序。10.如权利要求9所述的半导体装置的制造方法，其特征在于，在所述工序(d)之前，对所述低浓度杂质区域进行第一活化退火...

【专利技术属性】
技术研发人员：相地广西，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：日本,JP