防浪涌电流的电路制造技术

本发明专利技术公开了一种防浪涌电流的电路。其中，该电路包括：D触发器；比较器电路，比较器电路的输出端与D触发器的时钟端相连接；晶闸管电路，晶闸管电路的输入端与D触发器的输出端Q相连接，晶闸管电路的输出端与D触发器的复位端R相连接，晶闸管电路用于对母线电流进行采样，并在母线电流异常时，向D触发器输出低电平，其中，在D触发器的复位端为低电平时，D触发器的输出端Q为低电平，控制晶闸管电路中的晶闸管关断。本发明专利技术解决了现有技术中防止浪涌电流的电路的可靠性比较差的技术问题。

【技术实现步骤摘要】
防浪涌电流的电路
本专利技术涉及电路领域，具体而言，涉及一种防浪涌电流的电路。
技术介绍
在大功率电路设计中，电路启动时为了防止浪涌电流的产生，一般采取软启动方式，软启动方式一般有两种：串电阻软启动和晶闸管软启动，在半控整流电路中一般采用晶闸管软启动。如果电路发生错相故障或者电网产生干扰信号，导致直流母线产生浪涌电流而未及时采取措施，很可能对整个电路造成严重的破坏，因此在电路中要求防浪涌电流电路能够及时按照保护策略做出相应的动作。传统的防浪涌电流方法采用硬件加软件方式，当硬件电路检测到母线过流时，产生信号给控制芯片，通过软件控制整流电路晶闸管触发脉冲的关闭，从而降低母线电流。具体如图1所示，电流传感器检测母线电流，判断母线是否过流，如果过流，则主控芯片控制晶闸管触发脉冲发生装置，再控制晶闸管关断。如果没有过流，则电流传感器继续监测母线电流。这种方式必须通过软件的控制才能进行保护，软件计算的过程存在误差和干扰，因此，采用软硬件电路结合的方式防止浪涌电流对电路的破坏时，其保护的及时性、快速性、可靠性及抗干扰能力都比较差。针对上述的问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术实施例提供了一种防浪涌电流的电路，以至少解决现有技术中防止浪涌电流的电路的可靠性比较差的技术问题。根据本专利技术实施例的一个方面，提供了一种防浪涌电流的电路，包括：D触发器；比较器电路，所述比较器电路的输出端与所述D触发器的时钟端相连接；晶闸管电路，所述晶闸管电路的输入端与所述D触发器的输出端Q相连接，所述晶闸管电路的输出端与所述D触发器的复位端R相连接，所述晶闸管电路用于对母线电流进行采样，并在所述母线电流异常时，向所述D触发器输出低电平，其中，在所述D触发器的复位端为低电平时，所述D触发器的输出端Q为低电平，控制所述晶闸管电路中的晶闸管关断。可选地，所述晶闸管电路包括：与门逻辑芯片，一个输入端与所述D触发器的输出端Q相连接，另外一个输入端用于接入晶闸管脉冲触发信号；驱动信号放大电路，输入端与所述与门逻辑芯片的输出端相连接；晶闸管，输入端与所述驱动信号放大电路的输出端相连接；电流传感器，输入端与所述晶闸管的输出端相连接，用于对母线电流进行采样得到采样信号；第一比较器，输入端与所述电流传感器的输出端相连接，用于比较所述采样信号与母线电流保护阈值；反相器，输入端与所述第一比较器的输出端相连接，输出端与所述D触发器的复位端R相连接。可选地，所述比较器电路包括：第二比较器，其中，所述第二比较器的反相输入端连接电压Vf，所述第二比较器的输出端连接所述D触发器的时钟端；电阻，一端与所述第二比较器的正相输入端相连接，另外一端连接高电平；电容，一端与所述第二比较器的正相输入端相连接，另外一端接地。可选地，所述比较器电路还包括：运算放大器，连接在所述电流传感器和所述第一比较器之间，用于对所述采样信号进行运放处理。可选地，当所述第二比较器的正相输入端电压大于反相输入端电压Vf时，所述第二比较器输出上升沿至所述D触发器的时钟端C，所述D触发器输出端输出高电平，其中，所述D触发器输出的高电平与所述晶闸管脉冲触发信号经过所述与门逻辑芯片的运算传递给所述驱动信号放大电路，以控制所述晶闸管在启动时正常发送脉冲信号。可选地，所述驱动信号放大电路用于设置直流母线的电流最大值和最小值，当所述采样信号的值大于所述最小值且小于所述最大值时，所述第一比较器输出高电平，并且经过所述反相器后输出低电平到所述D触发器的所述复位端R，以使所述D触发器输出端为高电平，以控制所述晶闸管保持开启。可选地，所述驱动信号放大电路用于设置直流母线的电流最大值和最小值，当所述采样信号的值大于所述最大值或者小于所述最小值时，所述第一比较器输出低电平，并且经过所述反相器后输出高电平到所述D触发器的所述复位端R，以使所述D触发器输出端为低电平，以控制所述晶闸管关断。可选地，，所述反相器为施密特反相器。可选地，所述D触发器输入端D连接高电平，所述D触发器的VCC端连接高电平，所述D触发器的置位端S接地。在本专利技术实施例中，在防浪涌电流的电路中设置D触发器，利用D触发器的时钟脉冲输入以及置位复位功能，使得上电后D触发器输出锁存高电平，保证晶闸管触发脉冲正常发送，使电路正常启动；在母线异常时，D触发器输出低电平，封锁晶闸管触发脉冲，从而关断晶闸管，及时降低母线电流，有效的保护电路，从而实现了纯硬件电路防止浪涌电流，解决了现有技术中防止浪涌电流的电路的可靠性比较差的技术问题，提高了防浪涌电流的电路的可靠性、抗干扰能力，可以及时快速的降低母线电流，保护电路。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中：图1是根据现有技术的一种防浪涌电流的方法的流程图；图2是根据本专利技术实施例的防浪涌电流的电路的示意图；图3是根据本专利技术实施例的防浪涌电流的电路的电路图；图4是根据本专利技术实施例的防浪涌电流的电路正常启动时的波形图；图5是根据本专利技术实施例的防浪涌电流的电路过流保护的波形图。具体实施方式为了使本
的人员更好地理解本专利技术方案，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分的实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本专利技术保护的范围。需要说明的是，本专利技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本专利技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。根据本专利技术实施例，提供了一种防浪涌电流的电路的实施例。图2是根据本专利技术实施例的防浪涌电流的电路的示意图，如图2所示，该电路包括：D触发器10；比较器电路20，比较器电路的输出端与D触发器的时钟端相连接；晶闸管电路30，晶闸管电路的输入端与D触发器的输出端Q相连接，晶闸管电路的输出端与D触发器的复位端R相连接，晶闸管电路用于对母线电流进行采样，并在母线电流异常时，向D触发器输出低电平，其中，在D触发器的复位端为低电平时，D触发器的输出端Q为低电平，控制晶闸管电路中的晶闸管关断。在本实施例中，在防浪涌电流的电路中设置D触发器，利用D触发器的时钟脉冲输入以及置位复位功能，使得上电后D触发器输出锁存高电平，保证晶闸管触发脉冲正常发送，使电路正常启动；在母线异常时，D触发器输出低电平，封锁晶闸管触发脉冲，从而关断晶闸管，及时降低母线电流，有效的保护电路，从而实现了纯硬件电路防止浪涌电流，解决了现有技术中防止浪涌电流的电路的可靠性比较差的技术问题，提高了防浪涌电流的电路的可靠性、抗干扰能力，可以及时快速的降低母线电流，保护电路。图3是根据本专利技术实施例的防浪涌电流的电路的电路图。如图3所示，该晶闸管电路包括：与门逻辑芯片302，一个输入端与D触发器的输出端Q相连接，另外一个输入端用于接入晶闸管脉冲触发信号；驱动信号放大电路304，输入端与与门逻辑芯片的输出端相连接；晶闸管306，本文档来自技高网...

【技术保护点】
一种防浪涌电流的电路，其特征在于，包括：D触发器；比较器电路，所述比较器电路的输出端与所述D触发器的时钟端相连接；晶闸管电路，所述晶闸管电路的输入端与所述D触发器的输出端Q相连接，所述晶闸管电路的输出端与所述D触发器的复位端R相连接，所述晶闸管电路用于对母线电流进行采样，并在所述母线电流异常时，向所述D触发器输出低电平，其中，在所述D触发器的复位端为低电平时，所述D触发器的输出端Q为低电平，控制所述晶闸管电路中的晶闸管关断。

【技术特征摘要】
1.一种防浪涌电流的电路，其特征在于，包括：D触发器；比较器电路，所述比较器电路的输出端与所述D触发器的时钟端相连接；晶闸管电路，所述晶闸管电路的输入端与所述D触发器的输出端Q相连接，所述晶闸管电路的输出端与所述D触发器的复位端R相连接，所述晶闸管电路用于对母线电流进行采样，并在所述母线电流异常时，向所述D触发器输出低电平，其中，在所述D触发器的复位端为低电平时，所述D触发器的输出端Q为低电平，控制所述晶闸管电路中的晶闸管关断。2.根据权利要求1所述的电路，其特征在于，所述晶闸管电路包括：与门逻辑芯片，一个输入端与所述D触发器的输出端Q相连接，另外一个输入端用于接入晶闸管脉冲触发信号；驱动信号放大电路，输入端与所述与门逻辑芯片的输出端相连接；晶闸管，输入端与所述驱动信号放大电路的输出端相连接；电流传感器，输入端与所述晶闸管的输出端相连接，用于对母线电流进行采样得到采样信号；第一比较器，输入端与所述电流传感器的输出端相连接，用于比较所述采样信号与母线电流保护阈值；反相器，输入端与所述第一比较器的输出端相连接，输出端与所述D触发器的复位端R相连接。3.根据权利要求2所述的电路，其特征在于，所述比较器电路包括：第二比较器，其中，所述第二比较器的反相输入端连接电压Vf，所述第二比较器的输出端连接所述D触发器的时钟端；电阻，一端与所述第二比较器的正相输入端相连接，另外一端连接高电平；电容，一端与所述第二比较器的正相输入端相连接，另外一端接地。4.根据权利...

【专利技术属性】
技术研发人员：付毅，郭伟林，俞灯军，
申请(专利权)人：珠海格力节能环保制冷技术研究中心有限公司，
类型：发明
国别省市：广东,44