本发明专利技术公开了一种抗电浪涌低压保护硅二极管及其制备方法。它包括如下步骤：1）在P型硅单晶抛光片表面上扩散入N+型半导体杂质磷,得到PN+硅片；2）用电子化学清洗1#液和2#液清洗PN+硅片，经过纯水冲洗,将硅片甩干；3）在清洗后的PN+硅片上进行N-型外延生长，得到PN+N-硅片；4）在PN+N-硅片上扩散入N+型半导体杂质磷，得到PN+N-N+的硅片；5）在PN+N-N+硅片的双表面镀上金属层，进行合金，锯切，得到二极管芯片；6）将二极管芯片与封装底座焊接,上保护胶、压模成型封装成器件。本发明专利技术制造的抗电浪涌低压保护硅二极管具有生产设备通用，产品性价比高，市场广阔的特点。
【技术实现步骤摘要】
本专利技术涉及。
技术介绍
半导体技术和信息产业的快速发展，集成电路和精密仪器电路元器件越来越趋低压化，担当保护集成电路及电子线路的安全和有效抗雷击、静电放电损害作用的电子稳压、瞬间过压抑制硅二极管的需求量与日俱增，特别是保护电压范围低于10伏之高稳定可靠的抗电浪涌低压保护硅二极管，现有国内产品尚不能完全满足需求。本专利技术的实施可以提供一种高可靠、品质优良的抗电浪涌低压硅保护新器件。这种抗电浪涌低压保护硅二极管主要用于保护具有功率电感的集成电路。例如反激转换器中变压器的电感在电压转换过程中会产生瞬态峰值电压，为了保护整个电路，需要对这个电压进行钳位限制。传统电路中常采用RC阻尼回路和RCD阻尼回路来进行钳位限制，同时设计者也采用单个稳压二极管来保护电路。RC阻尼回路和RCD阻尼回路性能比较稳定，通过电容和电阻的阻尼回路来消除电感产生的电势震荡，通过二极管来吸收电感的自感电动势。但是阻尼回路法通常要用到一个电阻、一个电容和一个二级管，这样为实现一种功能，电路板上需要安装多个元器件，势必降低安全可靠性。使用单个稳压二极管抑制瞬间过压、电路安全抗电浪涌是新的发展方向。本专利技术的特征是在低阻P型硅单晶抛光片上分先后两次扩散入N+型半导体杂质磷，第一次得到内N+层、第二次得到外N+层，此外，在内、外两个N+层之间，通过N-型外延生长，锲入一个N-硅外延层，获得纵向为PN+N-N+的硅二极管结构。N-硅外延层的作用是作为一道屏障，防止在其后的电极金属合金时融通内N+层而发生PN结失效。其中由内N+层组成的N+P部分为硅单边突变PN结的核心，外N+层的功能是使硅芯片与金属电极之间形成良好欧姆接触。内、外N+层的磷杂质表面浓度为1021/cm3。表1、表2、表3 (图4、图5、图6)所示的模拟结果表示了 P型硅单晶的电阻率Res 与硅二极管保护电压Vbr之间的关系。表 1表2表3模拟条件
技术实现思路
本专利技术的目的是克服现有技术的不足，采用在P型硅单晶抛光片上扩散入N+型半3本征Res本征浓度掺杂结深NsRSVbr0. 01 ohm. cm7.98el87. 6 μ m0.73e210. 638. 3V本征Res本征浓度掺杂结深NsRSVbr0. 02ohm. cm2.68el88 μ m0.73e210. 6111. 6V本征Res本征浓度掺杂结深NsRSVbr0. 08ohm. cm3.28el89. 5 μ m0.74e210. 6123. 7V芯片厚度300 μ m,单元边长50 μ m。导体杂质磷，结合中间进行N-型外延生长的工艺方法，获得一种抗电浪涌低压保护硅二极管，其制备方法步骤如下1)在厚度为250 300μ m、电阻率为0. 01 0. 08 Ω . cm的P型硅单晶抛光片表面上扩散入N+型半导体杂质磷，得到PN+硅片，扩散温度1190 1200°C，扩散时间8 10分钟，扩散入的N+型半导体杂质磷表面浓度为1021/cm3 ；2)用电子化学清洗1#液清洗PN+硅片，清洗温度为80 85°C，清洗时间为10 15分钟，纯水冲洗；再用电子化学清洗2#液清洗，清洗温度为80 85°C，清洗时间为 10 15分钟，甩干，纯水出水电阻率10 12Q.cm，电子化学清洗1#液的体积比为 NH4OH:H2O2:H2O=I:2:5，电子化学清洗邶液的体积比为=HCL: H2O2 = H2O =1:2:8 ；3)在清洗后的PN+硅片上进行N-型外延生长，得到PN+N-硅片，PN+N-硅片的N-硅外延层电阻率为0. 05 0. 10 Ω. cm，厚度为10 15μπι ；4)在ΡΝ+Ν-硅片上扩散入N+型半导体杂质磷，得到ΡΝ+Ν-Ν+的硅片，扩散温度1190 1200°C，扩散时间8 10分钟；5)在PN+N-N+硅片的双表面镀上金属层，进行合金，锯切，得到二极管芯片；6)将二极管芯片与封装底座焊接，上保护胶、压模成型封装成器件。本专利技术制造的抗电浪涌低压保护硅二极管具有生产设备通用，产品性价比高，市场广阔的特点。附图说明图1为抗电浪涌低压保护硅二极管的结构示意图； 图2为抗电浪涌低压保护硅二极管的制备方法流程； 图3为抗电浪涌低压保护硅二极管的杂质分布示意图4、图5、图6为P型硅单晶的电阻率Res与硅二极管保护电压Vbr之间关系的工艺模拟图。具体实施例方式抗电浪涌低压保护硅二极管是采用在P型硅单晶抛光片上扩散入N+型半导体杂质磷，结合中间进行N-型外延生长的工艺方法，获得一种抗电浪涌低压保护硅二极管， 其制备方法步骤如下1)在厚度为250 300μ m、电阻率为0. 01 0. 08 Ω . cm的P型硅单晶抛光片表面上扩散入N+型半导体杂质磷，得到PN+硅片，扩散温度1190 1200°C，扩散时间8 10分钟，扩散入的N+型半导体杂质磷表面浓度为1021/cm3 ；2)用电子化学清洗1#液清洗PN+硅片，清洗温度为80 85°C，清洗时间为10 15分钟，纯水冲洗；再用电子化学清洗2#液清洗，清洗温度为80 85°C，清洗时间为 10 15分钟，甩干，纯水出水电阻率10 12Q.cm，电子化学清洗1#液的体积比为 NH4OH:H2O2:H2O=I:2:5，电子化学清洗邶液的体积比为=HCL: H2O2 = H2O =1:2:8 ；3)在清洗后的PN+硅片上进行N-型外延生长，得到PN+N-硅片，PN+N-硅片的N-硅外延层电阻率为0. 05 0. 10 Ω. cm，厚度为10 15μπι ；4)在ΡΝ+Ν-硅片上扩散入N+型半导体杂质磷，得到ΡΝ+Ν-Ν+的硅片，扩散温度1190 1200°C，扩散时间8 10分钟；5)在PN+N-N+硅片的双表面镀上金属层，进行合金，锯切，得到二极管芯片；6)将二极管芯片与封装底座焊接，上保护胶、压模成型封装成器件。实施例11)在厚度为250μ m、电阻率为0. 01 Ω . cm的P型硅单晶抛光片表面上扩散入N+型半导体杂质磷，得到PN+硅片，扩散温度1190 1200°C，扩散时间8 10分钟，扩散入的N+ 型半导体杂质磷表面浓度为1021/cm3 ；2)用电子化学清洗1#液清洗PN+硅片，清洗温度为80 85°C，清洗时间为10 15分钟，纯水冲洗；再用电子化学清洗姊液清洗，清洗温度为80 85°C，清洗时间为 10 15分钟，甩干，纯水出水电阻率10 12Q.cm，电子化学清洗1#液的体积比为 NH4OH:H2O2:H2O=I:2:5，电子化学清洗邶液的体积比为=HCL: H2O2 = H2O =1:2:8 ；3)在清洗后的PN+硅片上进行N-型外延生长，得到PN+N-硅片，PN+N-硅片的N-硅外延层电阻率为0. 05 Ω . cm,厚度为15 μ m ；4)在PN+N-硅片上扩散入N+型半导体杂质磷，得到PN+N-N+的硅片，扩散温度1190 1200°C，扩散时间10分钟；5)在PN+N-N+硅片的双表面镀上金属层，进行合金，锯切，得到二极管芯片；6)将二极管芯片与封装底座焊接，上保护胶、压模成型封装成器件。实施例21)在厚度为280μ m、电阻率为0. 04 Ω . cm的P型硅单晶抛光片表面上扩散入N+型半导体杂质磷，得到PN+硅片，扩散温本文档来自技高网...
【技术保护点】
１．一种抗电浪涌低压保护硅二极管，其特征在于在电阻率为０．０１～０．０８Ω．ｃｍ的Ｐ型硅单晶抛光片上扩散入Ｎ＋型半导体杂质磷，进行Ｎ－型外延生长，再扩散入Ｎ＋型半导体杂质磷，制造成纵向结构为ＰＮ＋Ｎ－Ｎ＋的二极管。
【技术特征摘要】
1.一种抗电浪涌低压保护硅二极管，其特征在于在电阻率为0. 01 0. 08 Ω . cm的P型硅单晶抛光片上扩散入N+型半导体杂质磷，进行N-型外延生长，再扩散入N+型半导体杂质磷，制造成纵向结构为PN+N-N+的二极管。2.一种如权利要求1所述一种抗电浪涌低压保护硅二极管的制备方法，其特征在于它的步骤如下1)在厚度为250 300μ m、电阻率为0. 01 0. 08 Ω . cm的P型硅单晶抛光片表面上扩散入N+型半导体杂质磷，得到PN+硅片，扩散温度1190 1200°C，扩散时间8 10分钟，扩散入的N+型半导体杂质磷表面浓度为1021/cm3 ；2)用电子化学清洗1#液清洗PN+硅片，清洗温度为80 85°C，清洗时间为10 15分钟，纯水冲洗；再用电子化学清洗...
【专利技术属性】
技术研发人员：陈福元，毛建军，胡煜涛，朱志远，王铮，任亮，
申请(专利权)人：杭州杭鑫电子工业有限公司，
类型：发明
国别省市：86
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。