【技术实现步骤摘要】
沟槽型双层栅MOS成膜方法
本专利技术涉及半导体领域,特别是指一种沟槽型双层栅MOS成膜方法。
技术介绍
沟槽型双层栅MOSFET中,层接膜通过reflow而非CMP(化学机械研磨)完成表面平坦化。在带ESD结构的产品中,晶圆周边会出现栅/源短路的情况,经过显微镜下分析显示在层接膜边缘有金属残留。进一步分析确认,由于ESD界面较直,在层接膜后形成钨残留。残留的钨导致了上述问题。上述问题是基于目前的工艺:沟槽形成后,淀积衬垫氧化层,然后淀积多晶硅并回刻,然后涂覆光刻胶,图案化定义后再对多晶硅进行刻蚀形成多晶硅源极;进行热氧化形成热氧化层,然后对热氧化层进行回刻,淀积多晶硅并回刻形成多晶硅栅极;形成硅酸盐玻璃,淀积多晶硅并在光刻胶的定义下对多晶硅进行回刻形成静电释放结构;进行体区及源区的注入,再次形成硅酸盐玻璃,淀积硼磷硅玻璃,对硅酸盐玻璃及硼磷硅玻璃及氧化层进行回刻;接触孔光刻及刻蚀,淀积金属等后续工艺完成。该工艺主要是在后期硅酸盐玻璃和硼磷硅玻璃构成的层间膜(层间介质)的厚度以及硼磷硅玻璃中B/P的参数优化得不够好,导致后期的表面平坦度不够,层间膜厚度均一性欠佳,容易形成残留的钨金属块。
技术实现思路
本专利技术所要解决的技术问题在于提供一种沟槽型双层栅MOS成膜方法。为解决上述问题,本专利技术所述的沟槽型双层栅MOS成膜方法:包含:第1步,在硅衬底上形成氧化膜层及硬掩膜层,图形化打开沟槽刻蚀窗口,刻蚀形成沟槽;沟槽倒角处理;第2步,淀积衬垫氧化层,然后淀积多晶硅并回刻,然后涂覆光刻胶,图案化定义后再对多晶硅进行刻蚀形成多晶硅源极;第3步,进行热氧化形成热氧化 ...
【技术保护点】
一种沟槽型双层栅MOS成膜方法,其特征在于:包含:第1步,在硅衬底上形成氧化膜层及硬掩膜层,图形化打开沟槽刻蚀窗口,刻蚀形成沟槽;沟槽倒角处理;第2步,淀积衬垫氧化层,然后淀积多晶硅并回刻,然后涂覆光刻胶,图案化定义后再对多晶硅进行刻蚀形成多晶硅源极;第3步,进行热氧化形成热氧化层,然后对热氧化层进行回刻;第4步,淀积多晶硅并回刻形成多晶硅栅极;形成硅酸盐玻璃,淀积多晶硅并在光刻胶的定义下对多晶硅进行回刻形成静电释放结构;进行体区及源区的注入,再次形成硅酸盐玻璃,淀积硼磷硅玻璃,对硅酸盐玻璃及硼磷硅玻璃进行回刻;接触孔光刻定义及刻蚀,淀积金属。
【技术特征摘要】
1.一种沟槽型双层栅MOS成膜方法,其特征在于:包含:第1步,在硅衬底上形成氧化膜层及硬掩膜层,图形化打开沟槽刻蚀窗口,刻蚀形成沟槽;沟槽倒角处理;第2步,淀积衬垫氧化层,然后淀积多晶硅并回刻,然后涂覆光刻胶,图案化定义后再对多晶硅进行刻蚀形成多晶硅源极;第3步,进行热氧化形成热氧化层,然后对热氧化层进行回刻;第4步,淀积多晶硅并回刻形成多晶硅栅极;形成硅酸盐玻璃,淀积多晶硅并在光刻胶的定义下对多晶硅进行回刻形成静电释放结构;进行体区及源区的注入,再次形成硅酸盐玻璃,淀积硼磷硅玻璃,对硅酸盐玻璃及硼磷硅玻璃进行回刻;接触孔光刻定义及刻蚀,淀积金属。2.如权利要求1所述的沟槽型双层栅MOS成膜方法,其特征在于:所述第2步中,衬垫氧化层为ONO复合层,即包含氧化膜、氮化膜、氧化膜三层的三明治结构。3.如权利要求1所述的沟槽型双层栅MOS成膜方法,其特征在于:所述第3...
【专利技术属性】
技术研发人员:陈晨,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。