在集成电路的可编程资源中实施扫描链的电路制造技术

描述了一种用于在集成电路的可编程资源中实施扫描链的电路。所述电路包括被配置为接收输入信号并基于所述输入信号生成输出信号的可编程元件；被配置为在第一输入处接收由所述可编程元件生成的输出信号，并在第二输入端接收扫描链输入信号的选择电路，其中所述选择电路响应于选择电路控制信号而生成选定的输出信号；以及被配置为接收所述选择电路的选定的输出信号的寄存器。所述电路和方法在使用仿真/原型执行调试中特别有益。所述电路和方法允许用户在FPGA中创建高速扫描链，而不必消耗否则将需要的额外布置或布线资源。

A circuit for implementing a scan chain in the programmable resources of an integrated circuit

A circuit for implementing a scanning chain in the programmable resources of an integrated circuit is described. The circuit includes a processor configured to receive an input signal and a programmable element of the input generates an output signal based on signal; configured to receive the output signal generated by the programming element in the first input, select circuit and receives the input signal in the scan chain second input end, wherein the selection circuit in response to the select the circuit control signal to generate an output signal selected; and is configured to receive the output signal of the circuit selection register. The circuits and methods described are particularly useful in the use of simulation / prototype execution and debugging. The circuits and methods allow the user to create a high-speed scan chain in the FPGA without having to consume additional layout or wiring resources that would otherwise be required.

【技术实现步骤摘要】
在集成电路的可编程资源中实施扫描链的电路
本技术大体涉及集成电路装置，并且具体地，涉及一种用于在集成电路的可编程资源中实现扫描链的电路。
技术介绍
诸如现场可编程逻辑器件(FPGA)的可编程逻辑器件(PLD)是有益的，因为它们允许用户基于用户所选择的用户设计来实施用于特定产品实施的电路设计。然而，FPGA通常不容易调试。根据使用情况，FPGA通常有两种主要的调试方式，系统内调试和原型/仿真。可能有一个FPGA逻辑区域因为不能按预期工作而需要调试，在这种情况下，通过使用软件工具(例如可从Xilinx公司获得的ChipScope软件)执行系统内调试以实施被连接到被选定要监控的大约5％的信号的集成逻辑分析器(ILA)，并执行布局和布线，然后以系统速度交互地调试设计，可能是有益的。然而，对于没有经过逻辑预定义的已在生产中的产品，这种系统内调试方法是不可能的。另一种调试方法包括原型/仿真，其需要监视在FPGA上运行的设计的100％。由于从面积和时间的角度来看，使用ILA执行100％的的设计的原型和仿真可能会过于扰乱，可能需要将时钟提前一个周期，然后使用配置网络执行芯片回读。在执行FPGA的回读之后，可能需要将时钟提前一个周期，并使用配置网络执行芯片回读。FPGA上的RTL的有效“仿真”速度因此受到该回读周期的限制，紧跟着该回读周期的是提前用户时钟。因此，能实现FPGA改进的原型/仿真的电路和方法是有益的。
技术实现思路
本技术描述了一种用于在集成电路的可编程资源中实施扫描链的电路。该电路包括：被配置为接收输入信号并基于所述输入信号生成输出信号的可编程元件；被配置为在第一输入处接收由所述可编程元件生成的所述输出信号，并且在第二输入处接收扫描链输入信号的选择电路，其中所述选择电路响应于选择电路控制信号而生成选定的输出信号；以及被配置为接收所述选择电路的选定的输出信号的寄存器。在一些实施例中，所述可编程元件包括查找表。在一些实施例中，所述寄存器包括被配置为生成所述查找表的输出的第一输出和被配置为基于所述扫描链输入信号生成输出的第二输出。在一些实施例中，所述选择电路包括被配置为接收扫描控制信号的控制输入，所述扫描控制信号使得能够对在所述选择电路的第二输入处接收的所述扫描输入信号进行选择。在一些实施例中，所述寄存器包括时钟输入，所述电路还包括第二选择电路，所述第二选择电路具有被配置为接收参考时钟信号的第一输入和被配置为接收扫描时钟信号的第二输入。在一些实施例中，所述可编程元件和所述寄存器是第一可配置逻辑元件的一部分，并且所述寄存器被配置为从第二可配置逻辑元件接收扫描输入，所述电路还包括被配置为向第三可配置逻辑元件提供扫描输出的第二寄存器。在一些实施例中，所述第一可配置逻辑元件、所述第二可配置逻辑元件和所述第三可配置逻辑元件与可配置逻辑元件的块相关联，所述可配置逻辑元件的块从第一个可配置逻辑元件延伸到最后一个可配置逻辑元件，所述电路还包括第一旁路电路，所述第一旁路电路使能被耦接到第一个可配置逻辑元件的第一扫描信号以旁路所述可配置逻辑元件的块。在一些实施例中，所述电路还包括第二旁路电路，所述第二旁路电路使能被耦接到所述最后一个可配置逻辑元件的第二扫描信号以旁路所述可配置逻辑元件的块。在一些实施例中，所述第一可配置逻辑元件、所述第二可配置逻辑元件和所述第三可配置逻辑元件与可配置逻辑元件的块相关联，所述可配置逻辑元件的块从第一个可配置逻辑元件延伸到最后一个可配置逻辑元件，所述电路还包括路由电路，其使得所述可配置逻辑元件的块的可配置逻辑元件的扫描输出能够回送至所述可配置逻辑元件的块的可配置逻辑元件的扫描输入。在一些实施例中，所述路由电路还包括被配置为从所述电路的逻辑结构接收输入的输入。用于在集成电路的可编程资源中实施扫描链的另一电路包括从第一个可编程电路延伸到最后一个可编程电路的多个可编程电路，每个可编程电路包括：被配置为接收输入信号并基于所述输入信号生成输出信号的可编程元件；被配置为在第一输入处接收由所述可编程元件生成的所述输出信号，并在第二输入端接收扫描链输入信号的选择电路，其中所述选择电路响应于选择电路控制信号而生成选定的输出信号；以及被配置为接收所述选择电路的选定的输出信号的寄存器；以及第一路由电路，其使得能够接收在所述多个可编程电路的扫描链中从所述第一个可编程电路路由到所述最后一个可编程电路的所述扫描链输入信号，或使得能够旁路所述多个可编程电路。在一些实施例中，每个可编程电路还包括：第二选择电路，其被配置为在第一输入处接收由所述可编程元件生成的第二输出信号，并且在第二输入处接收第二扫描链输入信号，其中所述第二选择电路响应于所述选择电路控制信号而生成第二选定的输出信号；和第二寄存器，其被配置为接收所述第二选择电路的第二选定的输出信号。在一些实施例中，所述电路还包括第二路由电路，其使得能够接收在所述多个可编程电路的第二扫描链中从所述最后一个可编程电路路由到所述第一个可编程电路的所述第二扫描链输入信号，或使得能够旁路所述多个可编程电路。在一些实施例中，所述电路还包括扫描控制块，其被配置为响应于扫描使能信号向所述多个可编程元件提供扫描控制信号。还描述了一种在集成电路的可编程资源中实施扫描链的方法。该方法包括在可配置逻辑元件的可编程元件处接收输入信号；由所述可编程元件基于所述输入信号生成输出信号；选择由所述可编程元件生成的输出信号或扫描链输入信号作为选定的输出信号；以及在所述可配置逻辑元件的寄存器处接收所述选定的输出信号。其它特征将通过考虑具体实施方式和权利要求而被认识到。附图说明图1是包括用于在集成电路的可编程资源中实施扫描链的电路的集成电路的框图；图2是在集成电路装置中实施扫描链的多个LUT片元件的框图；图3是示出在集成电路装置中实现扫描链的多个LUT片元件的电路的框图。图4是示出在集成电路装置中的可编程资源中实施的扫描链的路由电路的框图；图5是示出在可配置逻辑元件中的不同位置处的可配置逻辑元件和路由电路的布置的框图；图6是在图5的框图的多个可配置逻辑元件的第一位置中实施的路由电路的框图；图7是在图5的框图的多个可配置逻辑元件的第二位置中实施的路由电路的框图；图8是示出用于以第一频率实施扫描链的电路的第一配置的框图；图9是示出以第二频率实施扫描链的图7的电路的第一配置的框图；图10是实施可配置逻辑元件从而使集成电路中可以实施扫描链的可编程逻辑装置的框图；图11是示出在集成电路的可编程资源中实施扫描链的方法的流程图。具体实施方式尽管说明书包括定义了本技术中被认为新颖的一个或多个实施例的特征的权利要求，但是通过结合附图考虑具体实施方式将更好地理解所述电路和方法。尽管公开了各种电路和方法，但是应当理解，所述电路和方法仅仅是本技术装置的示例，其可以以各种形式实施。因此，本说明书中公开的具体结构和功能细节不应被解释为限制，而仅仅是作为权利要求的基础，以及作为教导本领域技术人员使用实际上任何适当详细的结构的典型基础。此外，本文中使用的术语和短语不旨在限制，而是提供对所述电路和方法的可理解的描述。下面所阐述的电路和方法包括要在诸如FPGA之类的可编程逻辑装置中以使用最少的用户可编程逻辑资源的方式而实施的高速扫描本文档来自技高网...

【技术保护点】
一种用于在集成电路的可编程资源中实施扫描链的电路，其特征在于，所述电路包括：可编程元件，其被配置为接收输入信号并基于所述输入信号生成输出信号；选择电路，其被配置为在第一输入处接收由所述可编程元件生成的所述输出信号，并在第二输入处接收扫描链输入信号，其中所述选择电路响应于选择电路控制信号而生成选定的输出信号；和寄存器，其被配置为接收所述选择电路的所述选定的输出信号。

【技术特征摘要】
2016.06.23 US 15/191,2881.一种用于在集成电路的可编程资源中实施扫描链的电路，其特征在于，所述电路包括：可编程元件，其被配置为接收输入信号并基于所述输入信号生成输出信号；选择电路，其被配置为在第一输入处接收由所述可编程元件生成的所述输出信号，并在第二输入处接收扫描链输入信号，其中所述选择电路响应于选择电路控制信号而生成选定的输出信号；和寄存器，其被配置为接收所述选择电路的所述选定的输出信号。2.根据权利要求1所述的电路，其特征在于，所述可编程元件包括查找表。3.根据权利要求2所述的电路，其特征在于，所述寄存器包括被配置为生成所述查找表的输出的第一输出和被配置为基于所述扫描链输入信号生成输出的第二输出。4.根据权利要求1所述的电路，其特征在于，所述选择电路包括被配置为接收扫描控制信号的控制输入，所述扫描控制信号使得能够对在所述选择电路的第二输入处接收的所述扫描输入信号进行选择。5.根据权利要求1所述的电路，其特征在于，所述寄存器包括时钟输入，所述电路还包括第二选择电路，所述第二选择电路具有被配置为接收参考时钟信号的第一输入和被配置为接收扫描时钟信号的第二输入。6.根据权利要求1所述的电路，其特征在于，所述可编程元件和所述寄存器是第一可配置逻辑元件的一部分，并且所述寄存器被配置为从第二可配置逻辑元件接收扫描输入，所述电路还包括被配置为向第三可配置逻辑元件提供扫描输出的第二寄存器。7.根据权利要求6所述的电路，其特征在于，所述第一可配置逻辑元件、所述第二可配置逻辑元件和所述第三可配置逻辑元件与多个可配置逻辑元件的块相关联，所述多个可配置逻辑元件的块从第一个可配置逻辑元件延伸到最后一个可配置逻辑元件，所述电路还包括第一旁路电路，所述第一旁路电路使能被耦接到第一个可配置逻辑元件的第一扫描信号以旁路所述多个可配置逻辑元件的块。8.根据权利要求7所述的电路，其特征在于，所述电路还包括第二旁路电路，所述第二旁路电路使能被耦接到所述最后一个可配置逻辑元件的第二扫描信号以旁路所述多个可配置逻辑元件的块。...

【专利技术属性】
技术研发人员：B·S·德夫林，R·C·卡马洛塔，
申请(专利权)人：赛灵思公司，
类型：新型
国别省市：美国,US