具有长复位时间的上电自复位电路制造技术

本发明专利技术涉及混合信号集成电路设计领域，为提出一种适用于片内LDO作为数字单元供电电源的混合信号集成电路，在数字单元上电时间无法预知的情况下，提供长时间复位信号的上电自复位电路。本发明专利技术采用的技术方案是，具有长复位时间的上电自复位电路，由分压电阻R1和R2、比较器COMP、P沟道场效应晶体管P1、P2、P3、电流源I1、电容C1、施密特触发器SMT、反相器INV1、INV2构成，分压电阻R1一端接LDO输出VDDD，另一端与R2相接，R2的另一端与地相接，R1、R2的公共端VA与比较器COMP的正输入端相连，比较器COMP的负输入端接参考电位VREF。本发明专利技术主要应用于混合信号集成电路设计场合。

A self reset circuit with long reset time

The invention relates to the field of mixed signal integrated circuit design, is proposed for on-chip LDO as digital unit power mixed signal integrated circuits, electrical digital unit time in unpredictable circumstances, long time providing power on reset signal from the reset circuit. The technical scheme of the invention is that having a long time reset power on self reset circuit composed of resistor divider R1 and R2, comparator COMP, P channel field-effect transistor P1, P2, P3, I1, C1, capacitance current source inverter INV1, trigger SMT, Schmidt INV2, a divider resistance is connected to R1 the output of LDO VDDD, the other end is connected to the R2, and the other end of the R2 phase, R1, R2 are connected to input the public end VA and comparator COMP, the comparator COMP negative input terminal reference potential VREF. The invention is mainly used in the design of mixed signal integrated circuits.

【技术实现步骤摘要】
具有长复位时间的上电自复位电路
本专利技术涉及混合信号集成电路设计领域，尤其涉及一种具有长复位时间的上电自复位电路设计。具体讲,涉及具有长复位时间的上电自复位电路。
技术介绍
在大规模数模混合信号集成电路芯片设计中，由于芯片存在大量的控制寄存器、状态寄存器等数字单元，在系统刚接入电源时，这些单元的状态是不确定的。这些不确定的状态可能引起芯片的误动作，影响芯片可靠性和稳定性。因此，需要一种电路结构，能在系统上电的过程中，为芯片提供一个全局复位信号，确保芯片从确定的状态启动，该电路结构即上电复位电路(PoweronReset，简称POR)。对于一些混合信号集成电路，往往采用低压差线性稳压器(lowdropoutregulator，LDO)为数字部分提供低电源电压。系统电源从上电至稳定状态，大概需要毫秒量级的延迟时间，而LDO需要在供电电压达到一定值时才能输出，对于一些具有较大片外负载电容的LDO，其输出VDDD从0至稳定状态，也需要一定的延时。数字单元大约在LDO的输出VDDD高于稳定值的70％时正常工作。复位信号需要在数字电路开始工作之后提供，一般需要维持两个周期以上，才能实现有效复位本文档来自技高网...

【技术保护点】
一种具有长复位时间的上电自复位电路，其特征是，由分压电阻R1和R2、比较器COMP、P沟道场效应晶体管P1、P2、P3、电流源I1、电容C1、施密特触发器SMT、反相器INV1、INV2构成，分压电阻R1一端接LDO输出VDDD，另一端与R2相接，R2的另一端与地相接，R1、R2的公共端VA与比较器COMP的正输入端相连，比较器COMP的负输入端接参考电位VREF，该电位可由带隙基准产生，比较器COMP的输出端VB接PMOS管P1的栅极，P1的源极接VDDD，P1的漏极接电流源I1的电流流入端，PMOS管P2的源极接VDDD，栅极VC与其漏极短接，并且与电流源I1的电流流入端相连，电流源I1的...

【技术特征摘要】
1.一种具有长复位时间的上电自复位电路，其特征是，由分压电阻R1和R2、比较器COMP、P沟道场效应晶体管P1、P2、P3、电流源I1、电容C1、施密特触发器SMT、反相器INV1、INV2构成，分压电阻R1一端接LDO输出VDDD，另一端与R2相接，R2的另一端与地相接，R1、R2的公共端VA与比较器COMP的正输入端相连，比较器COMP的负输入端接参考电位VREF，该电位可由带隙基准产生，比较器COMP的输出端VB接PMOS管P1的栅极，P1的源极接VDDD，P1的漏极接电流源I1的电流流入端，PMOS管P2的源极接VDDD，栅极VC与其漏极短接，并且与电流源I1的电流流入端相连，电流源I1的电流流出端与地相连，PMOS管P3的栅极与P2的栅极相连，源极接VDDD，漏极与电容C1的上极板VD相连，C1的下极板与地相连，电容C1的上极板同时也与施密特触发器SMT的输入端相连，施密特触发器SMT的输出端VE与反相器INV1的输入端相连，反相器INV1的输出端连接INV2的输入端，INV2的输出端即为复位信号RST。2.如权利要求1所述的具有长复位时间的上电自复位电路，其特征是，上电自复位电路工作过程是，T0时刻，系统刚接入电源，此时刻，所有节点电位都为0；此后，T0到T1时刻，LDO输出电压VDDD开始逐渐上升，VREF由带隙基准提供，由于带隙基准负载电容较小，因此在较短的时间内，VREF即上升到稳定值，由于VA节点为电阻R1和R2对VDDD的分压节点，故也随着VDDD的上升而上升；因为VREF相比VA更快达到稳定值，在T0到T1时间段内，VREF一直大于VA，因此比较器输出VB一直保持低电平；由于PMOS管P1栅极保持低电平，处于导通状态，因此将VC节点的电位上拉至VDDD；由于PMOS管P2、P3的栅极电位为VDDD，P2管栅源电压VGSP2＝0，P3管栅源电压VGSP3＝0，因此P2、P3截止；由于P2截止，流过P2的漏电流IP2＝0，电流源I1的电流I1全部流过P1管；由于P3截止，流过P3的漏电流IP3＝0，因此电容C1上极板无充电电流，VD节点保持低电平；VD节点电位经过施密特触发器SMT反相后，VE保持高电平，但由于电源电压VDDD在上升过程中，因此施密特触发器输出的高电平也同电源电压一起上升；VE节点电位经过两级反相器INV1、INV2后得到同相的高电平复位信号，即RST信号，也同电源电压一起上升；T1时刻，电源电压VDDD达到稳定值的70％，此时，数字单元部分正常工作；VREF早已达到稳定值；电阻R1和R2的阻值选取满足下式：

【专利技术属性】
技术研发人员：赵毅强，辛睿山，王佳，李跃辉，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津,12