一种高电源抑制比的低压差线性稳压器制造技术

一种高电源抑制比的低压差线性稳压器，属于电源管理技术领域。功率管的漏极通过第一分压电阻后连接第二分压电阻的一端和误差放大器的第一输入端，误差放大器的第二输入端接基准电压；钳位运放及前馈通路中第十四NMOS管MN14的栅极连接第十五NMOS管MN15的栅极和误差放大器的输出端，其漏极连接第十PMOS管MP10的漏极、第九PMOS管MP9的栅极和超级源随结构的正向输入端；第十PMOS管MP10的源极连接第九PMOS管MP9的漏极；第十一PMOS管MP11的栅漏短接并连接第十PMOS管MP10的栅极和第十五NMOS管MN15的漏极，其源极连接功率管的漏极；超级源随结构的负向输入端连接其输出端和功率管的栅极。本发明专利技术通过引入超级源随结构和钳位运放，提高了LDO高频段的电源抑制PSR。

A low dropout linear regulator with high power supply rejection ratio

A low voltage differential linear regulator with high power supply rejection ratio belongs to the power management technology field. The power tube drain through the first input terminal of the first resistor after connecting the second resistor in the end and the error amplifier, the error amplifier second is connected with the input end reference voltage; the output end of the gate fourteenth NMOS MN14 fifteenth NMOS tube connection tube MN15 gate and the error amplifier clamp amplifier and the feedforward pathways. The drain is connected to tenth PMOS MP10 tube drain gate electrode and the ninth PMOS tube MP9 and super source with positive input structure; the drain pipe tenth PMOS MP10 ninth PMOS MP9 source connection pipe; the drain pipe eleventh PMOS MP11 gate drain shorted and connect tenth MP10 gate and the PMOS tube fifteenth NMOS MN15, whose source is connected to the drain pipe of the power grid; super source structure with negative input terminal connected to the output terminal and the power tube. The invention improves the power suppression PSR of the LDO high frequency section by introducing the super source with the structure and the clamp op amp.

【技术实现步骤摘要】
一种高电源抑制比的低压差线性稳压器
本专利技术属于电源管理
，具体的涉及一种高电源抑制比的低压差线性稳压器。
技术介绍
随着片上系统(SOC)设计的不断发展，整个电源管理系统集成到单个芯片上，传统的电源管理系统由高效的开关电源变换器与低噪声的低压差线性稳压器LDO级联。为了在输出纹波较大的开关电源变换器和对噪声非常敏感的射频(RF)/高性能的模拟模块之间实现更好的隔离，LDO对电源噪声的抑制能力就变的非常的苛刻。目前，开关电源变换器的工作频率在不断的提高，因此，LDO高频下的电源抑制能力也要跟着提高。由于环路带宽以及增益的影响，LDO普遍存在中高频段下的电源抑制能力较低的问题。针对这个问题，国内外研究者提出了一些电源抑制(PSR)增强技术，其中前馈纹波抵消技术对PSR提高最为明显。该技术将一定的电源纹波前馈到功率管的栅端与功率管源端纹波电压抵消，从而在LDO的输出得到几乎不受电源纹波影响的电压，由于功率管栅端寄生大电容产生的极点限制了PSR的带宽，使得其在低频下PSR有很明显的提高，而中高频段PSR仍然较差。
技术实现思路
针对现有技术中低压差线性稳压器在中高频段的电源抑制能力比较本文档来自技高网...

【技术保护点】
一种高电源抑制比的低压差线性稳压器，包括功率管(MP0)、第一分压电阻(R1)、第二分压电阻(R2)和误差放大器，所述功率管(MP0)的源极接电源电压，其漏极通过第一分压电阻(R1)后连接第二分压电阻(R2)的一端和所述误差放大器的第一输入端，所述误差放大器的第二输入端接基准电压，第二分压电阻(R2)的另一端接地；其特征在于，所述低压差线性稳压器还包括超级源随结构和钳位运放及前馈通路，所述钳位运放及前馈通路包括第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十四NMOS管(MN14)和第十五NMOS管(MN15)，第十四NMOS管(MN14)的栅极连接第十...

【技术特征摘要】
1.一种高电源抑制比的低压差线性稳压器，包括功率管(MP0)、第一分压电阻(R1)、第二分压电阻(R2)和误差放大器，所述功率管(MP0)的源极接电源电压，其漏极通过第一分压电阻(R1)后连接第二分压电阻(R2)的一端和所述误差放大器的第一输入端，所述误差放大器的第二输入端接基准电压，第二分压电阻(R2)的另一端接地；其特征在于，所述低压差线性稳压器还包括超级源随结构和钳位运放及前馈通路，所述钳位运放及前馈通路包括第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十四NMOS管(MN14)和第十五NMOS管(MN15)，第十四NMOS管(MN14)的栅极连接第十五NMOS管(MN15)的栅极和所述误差放大器的输出端，其漏极连接第十PMOS管(MP10)的漏极、第九PMOS管(MP9)的栅极和所述超级源随结构的正向输入端；第十PMOS管(MP10)的源极连接第九PMOS管(MP9)的漏极；第十一PMOS管(MP11)的栅漏短接并连接第十PMOS管(MP10)的栅极和第十五NMOS管(MN15)的漏极，其源极连接所述功率管(MP0)的漏极；第九PMOS管(MP9)的源极接电源电压，第十四NMOS管(MN14)和第十五NMOS管(MN15)的源极接地；所述超级源随结构的负向输入端连接其输出端和所述功率管(MP0)的栅极。2.根据权利要求1所述的高电源抑制比的低压差线性稳压器，其特征在于，所述超级源随结构包括第十六NMOS管(MN16)、第十七NMOS管(MN17)、第十八NMOS管(MN18)、第十九NMOS管(MN19)、第二十NMOS管(MN20)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第一电流源(Ib1)、第二电流源(Ib2)、第三电流源(Ib3)、第四电流源(Ib4)和电阻(Rc)，第十六NMOS管(MN16)的栅极作为所述超级源随结构的正向输入端，其源极连接第十二PMOS管(MP12)的栅极并通过第一电流源(Ib1)后接地；第十八NMOS管的栅漏短接并连接第十九NMOS管(MN19)的栅极和第十二PMOS管(MP12)的漏极，第十九NMOS管(MN19)的漏极接第十三PMOS管(MP13)的漏极和第十四PMOS管(MP14)的栅极，第十四PMOS管(MP14)的漏极连接第二十NMOS管(MN20)的栅极并通过电阻(Rc)后接地；第二电流源(Ib2)的负极连接电源电压，其正极连接第十二PMOS管(MP12)和第十三PMOS管(MP13)的源极；第三电流源(Ib3)的负极连接电源电压，其正极连接第十七NMOS管(MN17)的栅极、第十四PMOS管(MP14)的源极和第二十NMOS管(MN20)的漏极并作为所述超级源随结构的输出端；第十三PMOS管(MP13)的栅极连接第十七NMOS管(MN17)的源极并通过第四电流源(Ib4)后接地，第十六NMOS管(MN16)和第十七NMOS管(MN17)的漏极接电源电压，第十八NMOS管(MN18)、第十九NMOS管(MN19)...

【专利技术属性】
技术研发人员：明鑫，鲁信秋，魏秀凌，张文林，张春奇，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51