一种基于嵌套状态机的嵌入式软件硬件化方法技术

本发明专利技术公开了一种基于嵌套状态机的嵌入式软件硬件化方法，包括：与嵌入式芯片片上外围模块相连的读写状态控制电路、与读写控制电路相连接的核心嵌套状态机电路、所述读写状态控制电路与所述核心嵌套状态机电路互相配合完成对嵌入式芯片片上外围模块的程序控制，使外围模块不需要修改内部电路结构以及不需要与通用处理器内核和运行内存相配合即可使外围电路完成特定程序。相比于处理器内核配合内存运行程序的架构大大简化电路结构节省芯片面积，并且不需要修改外围电路结构提高电路设计效率。

A method of embedded software hardware based on nested state machine

The invention discloses a method of embedded software and hardware based on nested state machine includes: embedded chip peripheral module is connected to the read / write control circuit, read and write control circuit connected the core of nested state machine circuit, the read-write state control circuit and the core of nested state machine circuit each other with the completion of the control program of embedded chip peripheral module, the peripheral module does not need to modify the internal circuit structure and does not need to cooperate with the general processor and memory to run the external circuit to complete specific procedures. Compared with the architecture of the processor kernel and memory running program, the circuit structure is greatly simplified, the chip area is saved, and the peripheral circuit structure is not needed to modify, so as to improve the efficiency of circuit design.

【技术实现步骤摘要】
一种基于嵌套状态机的嵌入式软件硬件化方法
本专利技术涉及集成电路设计
，更具体涉及一种基于嵌套状态机的嵌入式软件硬件化方法。
技术介绍
随着市场对CPU芯片产品的使用面越来越广，对速度、性能等方面的要求越来越高，同时要求产品的开发时间越来越短，而软件功能和系统却越来越复杂，要求实时处理的多媒体等大型文件的处理要求越来越多，以及手持型数字设备飞速发展的需要，有的还需要实时在线快速改变逻辑功能，尤其是对低功耗的需求越来越严格，仅仅采用软件的方式已经远远不能满足这些市场发展的实际需要。同时，随着半导体设计加工技术的飞速发展以及设计水平的自动化程度的提高，极大地降低了嵌入式微处理器的设计难度。为软件硬件化的普及发展带来了极大的促进作用。我们看到越来越多的嵌入式处理器集成了硬件的视频处理逻辑、网络处理逻辑、专用处理电路等等，不少公司已经把语音图像功能也硬件化了，并集成到嵌入式微处理器中，甚至有的微处理器为了满足网络化的需求，不仅在其上集成了网络电视接口，更将TCP/IP协议也用硬件逻辑电路实现了。这样就大大减轻了CPU和软件开发的难度和工作量。因为嵌入式微处理器与互联网的连接越来越紧密，需要处理多媒体信息的要求越来越强。仅仅依靠软件则其功耗和速度越来越不能满足整个系统要求。以前的嵌入式微处理器性能的提高，主要以来提高主频或处理器的尾数来实现，随着市场对性能和速度的要求越来越高，以及处理器设计技术和生产工艺的不断发展以及对整机功耗的限制，处理器突破性的性能提升还必须依赖处理器新的体系结构以及软件硬件化等新的技术手段来实现。
技术实现思路
本专利技术要解决的技术问题是相比于处理器内核配合内存运行程序的架构如何简化电路结构节省芯片面积，并且保持外围电路结构提高电路设计效率，以及解决软件硬件化过程中需要大量复杂状态切换而传统状态机中逻辑延时过高的问题。为了解决上述技术问题，本专利技术提供了一种基于嵌套状态机的嵌入式软件硬件化方法，包括：与嵌入式芯片片上外围模块相连的读写状态控制电路、与读写控制电路相连接的核心嵌套状态机电路、所述读写状态控制电路与所述核心嵌套状态机电路互相配合完成对所述嵌入式芯片片上外围模块的程序控制外围模块,所述读写状态控制电路的输入信号由所述核心嵌套状态机电路给出,通过多路选择器选择读出以及写入所述外围模块的特殊功能寄存器地址，并同时对所述外围模块进行读写使能。所述读写状态控制电路的输入信号由所述核心嵌套状态机电路给出，读取某特定地址的所述特殊功能寄存器中数据后通过译码电路输入给所述核心嵌套状态机电路以进行所述外围模块相关状态的判断。所述读写状态控制电路的输入信号由所述核心嵌套状态机电路给出，向某一地址特殊功能寄存器写入数据时，所述核心嵌套状态机电路的输出状态信号通过所述多路选择器同时选择所述特殊功能寄存器地址以及所需写入数据。与所述读写控制电路相连接的核心嵌套状态机电路,主状态机的输入信号由子状态机以及读状态控制电路给入，通过输入到所述主状态机的子状态机输出状态以及所述主状态机当前状态进行逻辑判断跳转状态，所述主状态机的跳转状态输出给所述子状态机用于所述子状态机运行使能。与所述读写控制电路相连接的核心嵌套状态机电路，子状态机的输入信号由主状态机分状态使能输出以及读控制电路的状态译码输出给入，用于判断跳转到下一主状态以及在当前子状态机中对读写控制电路进行控制。所述多路选择器引入不参与输入逻辑判断以及不进行状态输出的空状态，使得当子状态机不被使能时当前状态不影响主状态机跳转以及再次使能子状态机时从子状态机起始状态开始跳转。与读写控制电路相连接的核心嵌套状态机电路，根据所需要硬件化的软件操作复杂程度设置嵌套状态机层数，对于第一层状态的行为参照所述主状态机行为模型，其它各层参照所述子状态机行为模型。基于嵌套状态机以及读写控制电路可同时控制的所述外围模块存在至少包括一个或一种。所述嵌入式软件硬件化方法适用于外围模块的硬件功能扩展，扩展后的外围电路可用于处理器和运行内存构成的片上系统中。本专利技术提供了一种基于嵌套状态机的嵌入式软件硬件化方法，相比于处理器内核配合内存运行程序的架构大大简化电路结构节省芯片面积，并且不需要修改外围电路结构提高电路设计效率，其中嵌套状态机的设计也解决了软件硬件化过程中需要大量复杂状态切换而传统状态机中逻辑延时过高的问题。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1一种基于嵌套状态机的嵌入式软件硬件化方法的结构示意图。图2与嵌入式芯片片上外围模块相连的读写状态控制电路的结构示意图。图3子状态机多路选择器引入空状态的结构示意图。具体实施方式下面结合附图和实施例对本专利技术作进一步详细描述。以下实施例用于说明本专利技术，但不能用来限制本专利技术的范围。图1为本专利技术的一种基于嵌套状态机的嵌入式软件硬件化方法，所述基于嵌套状态机的嵌入式软件硬件化方法包括：与嵌入式芯片片上外围模块相连的读写状态控制电路、与读写控制电路相连接的核心嵌套状态机电路、所述读写状态控制电路与所述核心嵌套状态机电路互相配合完成对嵌入式芯片片上外围模块的程序控制，使外围模块不需要修改内部电路结构以及不需要与通用处理器内核和运行内存相配合即可使外围电路完成特定程序。具体模块实现方法如下：M1、读写状态控制电路，其输入信号由核心嵌套状态机电路给出，通过多路选择器选择读出以及写入外围模块的特殊功能寄存器地址，并同时对外围模块进行读写使能。其输入信号由核心嵌套状态机电路给出，读取某特定地址的特殊功能寄存器中数据后通过译码电路输入给核心嵌套状态机电路以进行外围模块相关状态的判断。向某一地址特殊功能寄存器写入数据时，核心嵌套状态机的输出状态信号通过多路选择器同时选择外围模块特殊功能寄存器地址以及所需写入数据。M2、采用嵌套状态机作为核心控制可以降低状态跳转过程中触发器之间的逻辑级数，有效降低延迟适合于提高电路速度，主状态机的输入信号由子状态机以及读状态控制电路给入，通过输入到主状态机的子状态机输出状态以及主状态机当前状态进行逻辑判断跳转状态，主状态机的跳转状态输出给子状态机用于子状态机运行使能。M3、子状态机的输入信号由主状态机分状态使能输出以及读控制电路的状态译码输出给入，用于判断跳转到下一主状态以及在当前子状态机中对读写控制电路进行控制。子状态机不被使能时为了保证当前状态不影响主状态机跳转以及再次使能子状态机时从子状态机起始状态开始跳转，需要通过多路选择器引入不参与输入逻辑判断以及不进行状态输出的空状态。M4、与读写控制电路相连接的核心嵌套状态机电路，根据所需要硬件化的软件操作复杂程度设置嵌套状态机层数，对于第一层状态的行为参照上述主状态机行为模型，其它各层参照上述子状态机行为模型。M5、基于嵌套状态机以及读写控制电路可同时控制的外围模块存在至少包括一个或一种，且此种软件硬件化方法也适用于外围模块的硬件功能扩展，扩展后的外围电路仍可用于处理器和运行内存构成的片上系统中。本专利技术提供了一种基于嵌套状态机的嵌入式软件硬件化方本文档来自技高网...

【技术保护点】
一种基于嵌套状态机的嵌入式软件硬件化方法，其特征在于，包括：与嵌入式芯片片上外围模块相连的读写状态控制电路、与读写控制电路相连接的核心嵌套状态机电路、所述读写状态控制电路与所述核心嵌套状态机电路互相配合完成对所述嵌入式芯片片上外围模块的程序控制外围模块,所述读写状态控制电路的输入信号由所述核心嵌套状态机电路给出,通过多路选择器选择读出以及写入所述外围模块的特殊功能寄存器地址，并同时对所述外围模块进行读写使能。

【技术特征摘要】
2017.05.19 CN 20171035718211.一种基于嵌套状态机的嵌入式软件硬件化方法，其特征在于，包括：与嵌入式芯片片上外围模块相连的读写状态控制电路、与读写控制电路相连接的核心嵌套状态机电路、所述读写状态控制电路与所述核心嵌套状态机电路互相配合完成对所述嵌入式芯片片上外围模块的程序控制外围模块,所述读写状态控制电路的输入信号由所述核心嵌套状态机电路给出,通过多路选择器选择读出以及写入所述外围模块的特殊功能寄存器地址，并同时对所述外围模块进行读写使能。2.根据权利要求1所述的一种基于嵌套状态机的嵌入式软件硬件化方法，其特征在于，所述读写状态控制电路的输入信号由所述核心嵌套状态机电路给出，读取某特定地址的所述特殊功能寄存器中数据后通过译码电路输入给所述核心嵌套状态机电路以进行所述外围模块相关状态的判断。3.根据权利要求1所述的一种基于嵌套状态机的嵌入式软件硬件化方法，其特征在于，所述读写状态控制电路的输入信号由所述核心嵌套状态机电路给出，向某一地址特殊功能寄存器写入数据时，所述核心嵌套状态机电路的输出状态信号通过所述多路选择器同时选择所述特殊功能寄存器地址以及所需写入数据。4.根据权利要求1所述的一种基于嵌套状态机的嵌入式软件硬件化方法，其特征在于，与所述读写控制电路相连接的核心嵌套状态机电路,主状态机的输入信号由子状态机以及读状态控制电路给入，通过输入到所述...

【专利技术属性】
技术研发人员：冯亮，
申请(专利权)人：上海北京大学微电子研究院，
类型：发明
国别省市：上海,31