用于电子束曝光系统的精密对准系统技术方案

描述了适用于互补型电子束光刻(CEBL)的光刻装置以及涉及互补型电子束光刻(CEBL)的方法。在示例中，电子束工具的精密对准的方法包括：在沿着Y移动晶圆时，在晶圆的X方向对准特征上投射电子束列的多个孔径的电子图像。该方法还包括：在投射期间检测时间分辨的背散射电子(BSE)检测响应波形。该方法还包括：通过计算BSE检测响应波形的导数来确定X方向对准特征的每个特征的每个边缘的X位置。该方法还包括：在确定X方向对准特征的每个特征的每个边缘的X位置之后，调整电子束列与晶圆的对准。

【技术实现步骤摘要】
【国外来华专利技术】用于电子束曝光系统的精密对准系统相关申请的交叉引用本申请要求于2015年4月21日提交的美国临时申请No.62/150,728的权益，该美国临时申请的全部内容以引用的方式并入本文中。
本专利技术的实施例属于光刻领域，具体而言，属于涉及互补型电子束光刻(CEBL)的光刻领域。
技术介绍
在过去的几十年中，集成电路中特征的缩放一直是不断增长的半导体行业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限基板面上增加功能单元的密度。集成电路通常包括导电微电子结构，其在本领域中称为过孔。过孔可用于将过孔上方的金属线电连接到过孔下方的金属线。过孔通常由光刻工艺形成。代表性地，光致抗蚀剂层可以旋涂在电介质层的上方，光致抗蚀剂层可以暴露于穿过图案化的掩模的图案化的光化辐射，然后经曝光的层可以被显影以便在光致抗蚀剂层中形成开口。接下来，通过使用光致抗蚀剂层中的开口作为蚀刻掩模，可以在电介质层中蚀刻过孔的开口。该开口被称为过孔开口。最后，过孔开口可填充有一种或多种金属或其它导电材料以形成过孔。过去，过孔的尺寸和间距逐渐减小，预计在未来，对于至少一些类型的集成电路(例如，高级微处理器、芯片组部件、图形芯片等)，过孔的尺寸和间距将继续逐渐减小。过孔的尺寸的一个度量是过孔开口的临界尺寸。过孔的间距的一个度量是过孔节距。过孔节距表示最邻近的过孔之间的中心到中心的距离。当通过这种光刻工艺对具有极小节距的极小过孔进行图案化时，存在若干个挑战。一个这样的挑战是，过孔与上覆金属线之间的重叠以及过孔与下面的金属线之间的重叠通常需要被控制到大约四分之一过孔节距的高公差。随着时间的推移，过孔节距缩放得越来越小，重叠公差倾向于以甚至比光刻设备能够缩放的速率更大的速率而随着过孔节距缩放。另一个这样的挑战是，过孔开口的临界尺寸通常倾向于比光刻扫描仪的分辨能力更快地缩放。存在缩小技术以缩小过孔开口的临界尺寸。然而，缩小量倾向于被最小过孔节距以及缩小工艺足够光学邻近校正(OPC)中性的能力限制，并且不会显著地损害线宽粗糙度(LWR)和/或临界尺寸均匀度(CDU)。另一个这样的挑战是，光致抗蚀剂的LWR和/或CDU特性通常需要随着过孔开口的临界尺寸减小而改进，以便维持临界尺寸预算的相同整体分数。然而，目前大多数光致抗蚀剂的LWR和/或CDU特性并不像过孔开口的临界尺寸减小一样快地改进。另一个这样的挑战是极小的过孔节距通常倾向于低于甚至极紫外(EUV)光刻扫描仪的分辨能力。因此，通常可能需要使用两种、三种或更多种不同的光刻掩模，这倾向于增加制造成本。在某些情况下，如果节距继续减小，即使利用多个掩模，也可能无法使用传统扫描仪来印刷这些极小节距的过孔开口。同样地，与金属过孔相关联的金属线结构中的切口(即，中断或连续的断裂)的制造面临类似的缩放问题。因此，在光刻加工技术和能力方面需要进行改进。附图说明图1A例示了在层间电介质(ILD)层上形成的硬掩模材料层的沉积之后但在其图案化之前的起始结构的横截面视图。图1B例示了在通过节距减半对硬掩模层进行图案化之后的图1A的结构的横截面视图。图2例示了涉及因数为六的节距分割的基于间隔体的六重(sextuple)图案化(SBSP)处理方案中的横截面视图。图3例示了涉及因数为九的节距分割的基于间隔体的九重(nonuple)图案化(SBNP)处理方案中的横截面视图。图4A是根据本专利技术的实施例的电子束光刻装置的电子束列的横截面示意图，图4B例示了图4A的放大部分，并且图4C例示了通过图4B的背散射电子(BSE)路径。图5例示了根据本专利技术的实施例的EBDW工具的孔径阵列(AA)。图6例示了根据本专利技术的实施例的在传播通过孔径阵列(AA)的工具列电子束下方的沿Y方向移动的EBDW工具台。图7A-7C例示了根据本专利技术的实施例的在沿X移动AA的图像跨越X对准标记时的电子列X偏转器。图8A和8B例示了根据本专利技术的实施例的背散射电子(BSE)检测器响应。图9例示了根据本专利技术的实施例，通过计算BSE检测器信号的导数来确定形成X对准标记以及整个X对准标记的每个特征的每个边缘的X位置。图10例示了根据本专利技术的实施例的Y对准标记的台移动。图11例示了根据本专利技术的实施例的非周期性对准结构和对应的背散射电子(BSE)检测器响应。图12例示了根据本专利技术的实施例的先前的层金属化结构的平面视图和对应的横截面视图。图13A例示了根据本专利技术的实施例的具有鳍状物的非平面半导体器件的横截面视图。图13B例示了根据本专利技术的实施例的沿着图13A的半导体器件的a-a'轴线截取的平面视图。图14例示了根据本专利技术的一个实施方式的计算设备。图15例示了根据本专利技术的实施例的示例性计算机系统的框图。图16是实施本专利技术的一个或多个实施例的内插件(interposer)。图17是根据本专利技术的实施例构建的计算设备。具体实施方式描述了适用于互补型电子束光刻(CEBL)的光刻装置以及涉及互补型电子束光刻(CEBL)的方法。在下面的描述中，阐明了许多具体细节(例如，具体的工具、集成和材料状况)，以便提供对本专利技术的实施例的透彻理解。对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践本专利技术的实施例。在其它情况下，未详细描述诸如单镶嵌或双镶嵌处理之类的公知特征，以免不必要地使本专利技术的实施例难以理解。此外，应当理解，附图中所示的各个实施例是示例性表示，并且不一定按比例绘制。在一些情况下，将以最有助于理解本专利技术的方式依次将各个操作描述为多个分立的操作，然而，描述的顺序不应被解释为暗示这些操作必然是顺序相关的。具体而言，这些操作不需要按照呈现的顺序执行。本文描述的一个或多个实施例涉及关于或适于互补型电子束光刻(CEBL)的光刻方法和工具，包括在实施这些方法和工具时的半导体加工考虑。具体实施例涉及用于电子束曝光系统的精密对准系统。互补型光刻利用携手合作的两种光刻技术的优势，以在大批量制造(HVM)中降低以20nm的半节距及更小的半节距来图案化逻辑器件中的临界层的成本。实施互补型光刻的最具成本效益的方法是将光学光刻与电子束光刻(EBL)组合。将集成电路(IC)设计转移到晶圆的过程需要以下各项：用于以预定义的节距印刷单向线(严格单向或主要单向)的光学光刻、用于增加线密度的节距分割技术、以及用于“切割”线的EBL。EBL还用于图案化其它临界层(特别是接触孔和过孔)。光学光刻可以单独用于图案化其它层。当用于互补型光学光刻时，EBL被称为CEBL或互补型EBL。CEBL旨在断开线的连续性。通过不试图对所有层进行图案化，CEBL在以先进的(较小的)技术节点(例如，10nm或者更小的(例如，7nm或5nm)技术节点)满足行业的图案化需求方面起到了补充的但至关重要的作用。CEBL还扩展了当前光学光刻技术、工具和基础设施的用途。如上所述，在使用EBL切割这些线之前，可以使用节距分割技术来增大线密度。在第一示例中，可以实现节距减半以使制造的栅格结构的线密度加倍。图1A例示了在层间电介质(ILD)层上形成的硬掩模材料层的沉积之后但在其图案化之前的起始结构的横截面视图。图1B例示了在通过节距减半对硬掩模层进行图案化之后的图1A的结构的横截面视图。参考图1A，起始结构100具有形成在层间电介质(I本文档来自技高网...

【技术保护点】
一种电子束工具的精密对准的方法，所述方法包括：在沿着Y方向移动晶圆时，在所述晶圆的X方向对准特征上投射电子束列的多个孔径的电子图像；在所述投射期间检测时间分辨的背散射电子(BSE)检测响应波形；通过计算所述BSE检测响应波形的导数来确定所述X方向对准特征的每个特征的每个边缘的X位置；以及在确定所述X方向对准特征的每个特征的每个边缘的X位置之后，调整所述电子束列与所述晶圆的对准。

【技术特征摘要】
【国外来华专利技术】2015.04.21 US 62/150,7281.一种电子束工具的精密对准的方法，所述方法包括：在沿着Y方向移动晶圆时，在所述晶圆的X方向对准特征上投射电子束列的多个孔径的电子图像；在所述投射期间检测时间分辨的背散射电子(BSE)检测响应波形；通过计算所述BSE检测响应波形的导数来确定所述X方向对准特征的每个特征的每个边缘的X位置；以及在确定所述X方向对准特征的每个特征的每个边缘的X位置之后，调整所述电子束列与所述晶圆的对准。2.根据权利要求1所述的方法，其中，在所述晶圆的所述X方向对准特征上投射所述电子束列的所述多个孔径的所述电子图像包括：在周期性的X方向对准特征上投射所述电子图像。3.根据权利要求1所述的方法，其中，在所述晶圆的所述X方向对准特征上投射所述电子束列的所述多个孔径的所述电子图像包括：在非周期性的X方向对准特征上投射所述电子图像。4.根据权利要求1所述的方法，其中，所述X方向对准特征还包括Y方向对准特性，所述方法还包括：确定所述X方向对准特征的Y位置。5.根据权利要求4所述的方法，其中，确定所述X方向对准特征的所述Y位置包括：在沿着所述Y方向移动所述晶圆时检测所述X方向对准特征的单个最长线的位置。6.一种用于电子束工具的列，所述列包括：电子源，所述电子源用于提供电子束；限制孔径，所述限制孔径沿着所述电子束的路径与所述电子源耦合；高纵横比照明光学器件，所述高纵横比照明光学器件沿着所述电子束的所述路径与所述限制孔径耦合；成形孔径，所述成形孔径沿着所述电子束的所述路径与所述高纵横比照明光学器件耦合；阻断器孔径阵列(BAA)，所述阻断器孔径阵列(BAA)沿着所述电子束的所述路径与所述成形孔径耦合；最终孔径，所述最终孔径沿着所述电子束的所述路径与所述BAA耦合；样品台，所述样品台用于接收所述电子束；以及电子检测器，所述电子检测器用于在沿着Y方向移动晶圆时从所述样品台上的所述晶圆的X方向对准特征收集背散射电子。7.根据权利要求6所述的列，其中，所述电子检测器被配置为通过计算BSE检测响应波形的导数来确定所述X方向对准特征的每个特征的每个边缘的X位置。8.根据权利要求7所述的列，其中，所述X方向对准特征还包括Y方向对准特性，并且所述电子检测器还被配置为确定所述X方向对准特征的Y位置。9.根据权利要求7所述的列，其中，所述电子检测器被配置为调整所述电子束列...

【专利技术属性】
技术研发人员：Y·A·波罗多维斯基，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US