阵列基板及其驱动方法、显示装置制造方法及图纸

一种阵列基板及其驱动方法、显示装置。阵列基板包括：衬底基板；设置在衬底基板上的像素电极；设置在衬底基板上的第一栅线以及第二栅线，第一栅线以及第二栅线分别设置在像素电极的两侧，并且，像素电极与第一栅线以及第二栅线分别部分交叠以形成第一存储电容和第二存储电容；以及栅极驱动器，与第一栅线以及第二栅线连接，被配置为依次向第一栅线以及第二栅线提供栅极信号并对栅极信号执行波形削角操作。该阵列基板中的像素电极与位于其两侧的栅线分别形成存储电容，从而使像素电极上的保持电压几乎等于充电电压，并且该阵列基板也不会影响像素的充电时间，以改善阵列基板的闪烁均一性。

【技术实现步骤摘要】
阵列基板及其驱动方法、显示装置
本公开至少一个实施例涉及一种阵列基板及其驱动方法、显示装置。
技术介绍
一般的阵列基板中包括存储电容Csongate设计结构。Csongate结构的特点是通过像素电极覆盖到上一行像素的扫描线上形成存储电容，或者扫描线覆盖上一行像素电极上形成存储电容，该存储电容用于保证像素电压的稳定性。
技术实现思路
本公开的至少一实施例提供一种阵列基板及其驱动方法、显示装置。该阵列基板中的像素电极与位于其两侧的栅线分别形成存储电容，从而使像素电极上保持的电压几乎等于充电电压，并且该阵列基板也不会影响像素的充电时间，因而可以改善阵列基板的闪烁均一性以及显示画面的品质。本公开的至少一实施例提供一种阵列基板，包括：衬底基板；设置在衬底基板上的像素电极；设置在衬底基板上的第一栅线以及第二栅线，第一栅线以及第二栅线分别设置在像素电极的两侧，并且，像素电极与第一栅线以及第二栅线分别部分交叠以形成第一存储电容和第二存储电容；栅极驱动器，与第一栅线以及第二栅线连接，被配置为依次向第一栅线以及第二栅线提供栅极信号并对栅极信号执行波形削角操作；设置在衬底基板上的数据线；以及薄膜晶体管，包括与本文档来自技高网...

【技术保护点】
一种阵列基板，包括：衬底基板；设置在所述衬底基板上的像素电极；设置在所述衬底基板上的第一栅线以及第二栅线，所述第一栅线以及所述第二栅线分别设置在所述像素电极的两侧，其中，所述像素电极与所述第一栅线以及所述第二栅线分别部分交叠以形成第一存储电容和第二存储电容；栅极驱动器，与所述第一栅线以及所述第二栅线连接，被配置为依次向所述第一栅线以及所述第二栅线提供栅极信号并对所述栅极信号执行波形削角操作；设置在所述衬底基板上的数据线；以及薄膜晶体管，包括与所述第一栅线连接的栅极、与所述像素电极连接的源极以及与所述数据线连接的漏极，其中，所述栅极与所述源极之间形成寄生电容。

【技术特征摘要】
1.一种阵列基板，包括：衬底基板；设置在所述衬底基板上的像素电极；设置在所述衬底基板上的第一栅线以及第二栅线，所述第一栅线以及所述第二栅线分别设置在所述像素电极的两侧，其中，所述像素电极与所述第一栅线以及所述第二栅线分别部分交叠以形成第一存储电容和第二存储电容；栅极驱动器，与所述第一栅线以及所述第二栅线连接，被配置为依次向所述第一栅线以及所述第二栅线提供栅极信号并对所述栅极信号执行波形削角操作；设置在所述衬底基板上的数据线；以及薄膜晶体管，包括与所述第一栅线连接的栅极、与所述像素电极连接的源极以及与所述数据线连接的漏极，其中，所述栅极与所述源极之间形成寄生电容。2.根据权利要求1所述的阵列基板，其中，所述第一存储电容与所述第二存储电容的电容值之和不小于所述寄生电容的电容值的10倍。3.根据权利要求2所述的阵列基板，其中，所述第一存储电容和所述第二存储电容的电容值的至少之一为所述寄生电容的电容值的2-8倍。4.根据权利要求1-3任一项所述的阵列基板，其中，所述波形削角操作中使用的削角波形的削角斜率范围为0.8-1.6。5.根据权利要求4所述的阵列基板，其中，所述削角波形的削角斜率为1。6.根据权利要求1所述的阵列基板，其中，所述第一栅线包括与所述像素电极交叠的第一突出部，所述第一突出部与所述像素电极之间形成所述第一存储电容；所述第二栅线包括与所述像素电极交叠的第二突出部，所述第二突出部与所述...

【专利技术属性】
技术研发人员：侯涛，暴军萍，李兴华，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：发明
国别省市：北京,11