Embodiments of the present invention relate to an integrated circuit of an interconnect line with an upper electrode of a contact RRAM (resistive random access memory) device and a method of forming the same. In some embodiments, the integrated circuit includes a RRAM device having a dielectric data storage layer disposed between the lower electrode and the upper electrode. The interconnect surface contact electrode, and interconnect holes are arranged on the interconnect lines. From the interconnect interconnect via one or more of the lateral wall of retraction. The interconnect has a relatively large size, which provides a good electrical connection between the interconnect and the upper electrode, thus increasing the process window of the RRAM device. The embodiment of the invention relates to a metal joining method for RRAM technology.
【技术实现步骤摘要】
用于RRAM技术的金属接合方法
本专利技术实施例涉及用于RRAM技术的金属接合方法。
技术介绍
许多现代电子器件包含配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在通电时存储数据,而非易失性存储器能够在去除电源时存储数据。电阻式随机存取存储器(RRAM)是用于下一代非易失性存储器技术的一种有前景的候选。RRAM结构简单、占用单元面积小、开关电压低、开关速度快、与CMOS制造工艺兼容。
技术实现思路
根据本专利技术的一个实施例,提供了一种集成芯片,包括:电阻式随机存取存储(RRAM)器件,布置在衬底上方并包括设置在下电极和上电极之间的介电数据存储层;上互连线,接触所述上电极的上表面;以及互连通孔,布置在所述上互连线上,其中,所述互连通孔从所述上互连线的一个或多个最外侧壁回缩。根据本专利技术的另一实施例,还提供了一种集成芯片,包括:下互连结构,被布置在衬底上方的第一层间介电(ILD)层围绕;电阻随机存取存储(RRAM)器件,布置在所述下互连结构上方并且被第二层间介电层围绕,其中,所述电阻式随机存取存储器件包括设置在下电极和上电极之间的介电数据存储层;以及上互连线,接触所述上电极的上表面,其中,所述上互连线延伸超出所述电阻式随机存取存储器件的相对最外侧壁。根据本专利技术的又一实施例,还提供了一种形成集成芯片的方法,包括:在衬底上方的第一层间介电(ILD)层内形成下互连结构;在所述下互连结构上方形成电阻式随机存取存储器件;在所述电阻式随机存取存储器件上方形成第二层间介电层;图案化所述第二层间介电层以限定从所述第二层间介电层的上表 ...
【技术保护点】
一种集成芯片,包括:电阻式随机存取存储(RRAM)器件,布置在衬底上方并包括设置在下电极和上电极之间的介电数据存储层;上互连线,接触所述上电极的上表面;以及互连通孔,布置在所述上互连线上,其中,所述互连通孔从所述上互连线的一个或多个最外侧壁回缩。
【技术特征摘要】
2016.04.27 US 62/328,215;2017.02.24 US 15/442,1741.一种集成芯片,包括:电阻式随机存取存储(RRAM)器件,布置在衬底上方并包括设置在下电极和上电极之间的介电数据存储层;上互连线,接触所述上电极的上表面;以及互连通孔,布置在所述上互连线上,其中,所述互连通孔从所述上互连线的一个或多个最外侧壁回缩。2.根据权利要求1所述的集成芯片,其中,所述上互连线延伸超出所述电阻式随机存取存储器件的相对最外侧壁。3.根据权利要求1所述的集成芯片,还包括:布置在所述衬底上方的第一互连线,位于从所述上互连线横向偏移的位置处,其中,所述第一互连线具有比所述上互连线的高度大的高度。4.根据权利要求1所述的集成芯片,还包括:布置在所述衬底上方的第一互连线,位于从所述上互连线横向偏移的位置处,其中,所述第一互连线具有比所述上互连线的高度小的高度。5.根据权利要求1所述的集成芯片,其中,所述上互连线包括导电芯和沿着所述导电芯的下表面和侧壁布置的一个或多个衬垫层。6.根据权利要求1所述的集成芯片,其中,所述上互连线在所述电阻式随机存取存储器件...
【专利技术属性】
技术研发人员:陈侠威,张至扬,杨晋杰,杨仁盛,涂国基,朱文定,廖钰文,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。