一种基于NMOS管的栅压自举开关电路制造技术

本发明专利技术提供一种基于NMOS管的栅压自举开关电路，包括用于采样的NMOS管MN1，电压自举电路BOOST，采样开关衬底耦合电容C1，采样开关MN1衬底放电开关MN8，本发明专利技术在采样NMOS管NM1的栅极和衬底之间加入了一个耦合电容C1，在采样开关的衬底和地之间加入一个放电开关MN8，当输入信号VIN变化时，如果采样保持电路处于采样状态，放电开关NM8断开，通过自举电路模块BOOST产生的自举效果，当输入信号VIN变化时，如果采样保持电路处于保持状态，放电开关NM8导通，采样开关NM1的衬底电压被下拉到地，同时，采样开关NM1的栅极电压也被下拉到地，从而采样开关NM1断开。本发明专利技术所提出的采样保持开关及其辅助电路，和传统结构相比，线性度明显提高。

【技术实现步骤摘要】
一种基于NMOS管的栅压自举开关电路
本专利技术属于模拟或数模混合集成电路
，特别是涉及一种高线性度采样保持开关及其辅助电路。
技术介绍
近年来，随着模数转换器性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对高精度模数转换器的研究也越来越深入，高精度模数转换器对采样开关提出了更高的要求。传统栅压自举采样开关结构中，通常采用NMOS管作为采样开关，通过栅压自举技术，理论上可以使得采样NMOS管的栅源电压之差保持为VDD，这种技术可以使得采样开关保持较高的线性度。但是，传统结构也存在一定的问题，当采样NMOS管处于导通状态时，其栅极电压为输入信号VIN+VDD，如果入信号幅度较小，采样NMOS管的栅极电压的绝对值相对较小，不会出现严重的问题；当入信号幅度较大时，采样NMOS管的栅极电压的绝对值相应增加，过高的栅极电压会造成器件的可靠性出现问题，同时，过高的栅极电压也有可能造成不希望的漏电流，从而造成采样NMOS管的栅压被钳位到一个固定值，会严重影响采样NMOS管的线性度。传统结构，在高速大幅度输入信号应用的情况下，很难满足高线性度采样开关的要求。为了更详细的描述上述问本文档来自技高网...

【技术保护点】
一种基于NMOS管的栅压自举开关电路，包括NMOS管MN1和自举电路单元，所述NMOS管MN1的栅极与所述自举电路单元的输出端连接，所述NMOS管MN1的源极和所述自举电路单元的输入端分别与所述栅压自举开关电路的输入信号VIN所在节点连接，所述NMOS管MN1的漏极与所述栅压自举开关电路的输出信号VOUT所在节点连接；其特征在于，所述栅压自举开关电路还包括：衬底耦合电容C1，所述衬底耦合电容C1的上极板与所述NMOS管MN1的栅极连接，所述衬底耦合电容C1的下极板与所述NMOS管MN1的衬底连接；放电开关，一端与所述衬底耦合电容C1的下极板连接，另一端接地；其中，当输入信号VIN变化时，如果采...

【技术特征摘要】
1.一种基于NMOS管的栅压自举开关电路，包括NMOS管MN1和自举电路单元，所述NMOS管MN1的栅极与所述自举电路单元的输出端连接，所述NMOS管MN1的源极和所述自举电路单元的输入端分别与所述栅压自举开关电路的输入信号VIN所在节点连接，所述NMOS管MN1的漏极与所述栅压自举开关电路的输出信号VOUT所在节点连接；其特征在于，所述栅压自举开关电路还包括：衬底耦合电容C1，所述衬底耦合电容C1的上极板与所述NMOS管MN1的栅极连接，所述衬底耦合电容C1的下极板与所述NMOS管MN1的衬底连接；放电开关，一端与所述衬底耦合电容C1的下极板连接，另一端接地；其中，当输入信号VIN变化时，如果采样保持电路处于采样状态，所述放电开关断开；当输入信号VIN变化时，如果采样保持电路处于保持状态，所述放电开关导通。2.根据权利要求1所述的基于NMOS管的栅压自举开关电路，其特征在于：所述放电开关为由NMOS管实现的电子开关。3.根据权利要求2所述的基于NMOS管的栅压自举开关电路，其特征在于：所述由NMOS管实现的电子开关包括NMOS管MN8，所述衬底耦合电容C1的上极板和NMOS管MN1的栅极相连，所述衬底耦合电容C1的下极板和NMOS管MN1的衬底相连，所述衬底耦合电容C1同时和所述NMOS管MN8的漏极相连，所述NMOS管MN...

【专利技术属性】
技术研发人员：徐代果，徐世六，陈光炳，刘涛，刘璐，石寒夫，邓民明，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50