一种高速采样器制造技术

本发明专利技术提供了一种高速采样器，通过信号输入模块接入信号数据，并经n个通道将所述接入的信号数据分别传输到n个延时矩阵模块中，每一个所述延时矩阵模块对所述信号数据进行延时，并获得多个延时数据，再由连接在每一个所述延时矩阵模块上的同步模块对所述多个延时数据进行高速同步采样，实现了仅利用单个系统时钟对延时后的多个数据进行同步采样，并获得多个采样数据的过程，获得的多个采样数据能够等效于同时利用多个时钟在不同相位下同时进行采样时获得的采样数据量，进而解决了现有技术中因采用多时钟相位采样方法却受到芯片工艺、锁相环精度、输出时钟通道数量、布线资源等因素限制，造成采样率很难突破4GSa/s的问题。

A high speed sampler

The invention provides a high speed sampler, signal input module access data through the signal, and the N channel will signal the access of the data are transferred to the N delay matrix module, each of the delay matrix module delay of the signal data, and obtain a plurality of delay data, and then by connect the synchronization module in each of the delay matrix on the module of the plurality of delay data synchronization sampling, the realization of a plurality of data delay after the synchronous sampling system using only a single clock, and a number of sampling data, obtained a number of sample data can be obtained at the same time equivalent to the use of multiple clocks in different phase are sampled simultaneously when the amount of sampling data, and solves the problems due to the use of multiple clock phase sampling method has been chip technology, PLL Precision, the number of output clock channels, wiring resources and other factors, resulting in the sampling rate is difficult to break through the problem of 4GSa/s.

【技术实现步骤摘要】
一种高速采样器
本专利技术涉及高速采样领域，更具体的说，是涉及一种高速采样器。
技术介绍
采样率是评判逻辑分析仪性能优劣的重要指标之一，它直接体现了逻辑分析仪抓取信号的能力，采样率越高意味着时序分析分辨率越高。目前，国内逻辑分析仪的高速采样主要采用多时钟相位采样方法，需要多个不同相位的时钟才能实现高速采样，但由于受到芯片工艺、锁相环精度、输出时钟通道数量、布线资源等因素限制，造成采样频率很难突破4GSa/s。
技术实现思路
有鉴于此，本专利技术提供了一种高速采样器，用以提高采样频率，进而弥补国产逻辑分析仪的采样频率难以超过4GSa/s的空白。为实现上述目的，本专利技术提供如下技术方案：一种高速采样器，包括：信号输入模块，用于接入信号数据，并通过n个通道传输所述信号数据；n个分别与所述信号输入模块相连的延时矩阵模块，其中，每一个所述延时矩阵模块用于接收一个通道传输的信号数据，对所述信号数据进行延时，获得多个延时数据；连接在每一个所述延时矩阵模块上的同步模块，所述同步模块用于接收连接的所述延时矩阵模块获得的多个延时数据，对所述多个延时数据进行高速同步采样，获得采样数据；与所述同步模块连接的整本文档来自技高网...

【技术保护点】
一种高速采样器，其特征在于，包括：信号输入模块，用于接入信号数据，并通过n个通道传输所述信号数据；n个分别与所述信号输入模块相连的延时矩阵模块，其中，每一个所述延时矩阵模块用于接收一个通道传输的信号数据，对所述信号数据进行延时，获得多个延时数据；连接在每一个所述延时矩阵模块上的同步模块，所述同步模块用于接收连接的所述延时矩阵模块获得的多个延时数据，对所述多个延时数据进行高速同步采样，获得采样数据；与所述同步模块连接的整合输出模块，用于接收到n个通道传输来的所述采样数据时，整合并输出第一信号数据，其中，所述第一信号数据为整合n个通道传输来的所述采样数据的数据；其中，n为正整数。

【技术特征摘要】
1.一种高速采样器，其特征在于，包括：信号输入模块，用于接入信号数据，并通过n个通道传输所述信号数据；n个分别与所述信号输入模块相连的延时矩阵模块，其中，每一个所述延时矩阵模块用于接收一个通道传输的信号数据，对所述信号数据进行延时，获得多个延时数据；连接在每一个所述延时矩阵模块上的同步模块，所述同步模块用于接收连接的所述延时矩阵模块获得的多个延时数据，对所述多个延时数据进行高速同步采样，获得采样数据；与所述同步模块连接的整合输出模块，用于接收到n个通道传输来的所述采样数据时，整合并输出第一信号数据，其中，所述第一信号数据为整合n个通道传输来的所述采样数据的数据；其中，n为正整数。2.根据权利要求1所述的采样器，其特征在于，所述延时矩阵模块包括：K个并行连接的列延时单元，所述K为正整数；每一个所述列延时单元，用于对接收一个通道传输的所述信号数据进行延时，获得多个延时数据。3.根据权利要求2所述的采样器，其特征在于，所述列延时单元包括：输入延时单元和L个逻辑延时单元，所述L为正整数；其中：所述输入延时单元与第一个所述逻辑延时单元连接，用于控制所述信号数据到达第一个所述逻辑延时单元的时间，其中，所述时间为Tdelay；所述逻辑延时单元，用于依据延时值，对所述信号数据进行相移延时，所述逻辑延时单元的延时值为Tlogic，其中，L个所述逻辑延时单元串行连接；所述输入延时单元与L个所述逻辑延时单元构成一个延时链，所述信号数据经过所述延时链时，所述输入延时单元与第一个所述逻辑延时单元的连接端、相邻连接的两个所述逻辑延时单元的连接端和最后一个所述逻辑延时单元的输出端均为输出抽头，其中，在所述相邻连接的两个所述逻辑延时单元的连接端和最后一个所述逻辑延时单元的输出端作为的输出抽头处...

【专利技术属性】
技术研发人员：周立功，
申请(专利权)人：广州致远电子股份有限公司，
类型：发明
国别省市：广东,44