超小单元尺寸纵向超结半导体器件的制造方法技术

本发明专利技术涉及一种超小单元尺寸纵向超结半导体器件的制造方法，该方法采用利用硬掩模层在第一导电类型半导体基板上进行深沟槽刻蚀；淀积一层第二导电类型外延层；再进行各向异性刻蚀，去除深沟槽底部外延层；进行第一导电类型杂质注入；淀积第一导电类型外延层填充深沟槽；对半导体基板第一主表面进行平坦化，并去除硬掩模层，深沟槽侧壁的第二导电类型外延层构成纵向超结结构的第二导电类型柱，第一导电类型基板和第一导电类型外延层分别构成第一导电类型第一柱和第一导电类型第二柱。本方法制造的超结结构，可以在不增加工艺难度的情况下，大幅度缩小超结结构的单元尺寸，同时打破现有工艺能力对第二导电类型柱宽度的限制。

Fabrication method of semiconductor device with super small size and longitudinal over junction

The invention relates to a manufacturing method of ultra small size unit longitudinal super junction semiconductor devices, the method by using the hard mask layer of deep trench etching in the first conductive type semiconductor substrate; depositing a layer of a second conductivity type epitaxial layer; then the anisotropic etching, in addition to deep trench bottom epitaxial layer of the first conductivity type; impurity injection; depositing a first conductive type epitaxial layer filled deep trench; planarizing on a semiconductor substrate of a first main surface, and removing the hard mask layer, a second conductive type epitaxial layer deep trench sidewall formed longitudinal super junction second conductivity type column structure, a first conductive type substrate and epitaxial layer of the first conductivity type respectively. The first column of the first conductivity type and a first conductive type second column. The manufacturing method of the super junction structure, can not increase the difficulty of process conditions, greatly reduce the super junction structure unit size, and break the existing restrictions on the process capability of the second conductivity type column width.

【技术实现步骤摘要】
超小单元尺寸纵向超结半导体器件的制造方法
本专利技术涉及一种超结半导体器件的制造方法，尤其是一种超小单元尺寸纵向超结半导体器件的制造方法。
技术介绍
在中高压功率半导体器件领域，纵向超结结构（SuperJunction）已经被广泛采用，对比传统功率MOSFET器件，超结结构能获得更加优异的器件耐压与导通电阻的折中关系。超结结构形成于半导体器件的漂移区内，从半导体器件表面沿厚度方向延伸至漂移层体内，超结结构包括N导电类型柱（N柱）和P导电类型柱（P柱），N柱与P柱交替邻接设置而成的多个P-N柱对形成超结结构。N柱具有N导电类型杂质，P柱具有P导电类型杂质。当具有超结结构的MOSFET器件截止时，超结结构中的N柱和P柱分别被耗尽，耗尽层从每个N柱与P柱间的P-N结界面延伸，可以通过控制P柱和N柱中的杂质浓度来保持电荷平衡，因此耗尽层延伸并且完全耗尽N柱与P柱，从而支持器件耐压。当器件导通时，由于超结器件漂移区的电阻率更低，所以超结器件的导通电阻可以较普通器件大幅度降低。以600V超结MOSFET器件为例，其特征导通电阻较普通VDMOS器件可以降低70%左右。影响超结器件耐压主要有以下几个本文档来自技高网...

【技术保护点】
一种超小单元尺寸纵向超结半导体器件的制造方法，其特征是，包括如下步骤：（1）提供具有第一主表面（001）及与第一主表面（001）相对应的第二主表面（002）的第一导电类型半导体基板；（2）在半导体基板的第一主表面（001）上淀积一层硬掩膜层（11），刻蚀硬掩膜层（11）形成多个硬掩膜开口（12），硬掩膜开口（12）延伸至第一主表面（001），硬掩膜开口（12）的宽度为W1，相邻硬掩膜开口（12）的间距为W2；（3）刻蚀硬掩膜开口（12）内的第一主表面（001），在第一主表面（001）上形成多个深沟槽（13），所述深沟槽（13）从第一主表面（001）沿半导体基板厚度方向延伸至半导体基板内部；所述...

【技术特征摘要】
1.一种超小单元尺寸纵向超结半导体器件的制造方法，其特征是，包括如下步骤：（1）提供具有第一主表面（001）及与第一主表面（001）相对应的第二主表面（002）的第一导电类型半导体基板；（2）在半导体基板的第一主表面（001）上淀积一层硬掩膜层（11），刻蚀硬掩膜层（11）形成多个硬掩膜开口（12），硬掩膜开口（12）延伸至第一主表面（001），硬掩膜开口（12）的宽度为W1，相邻硬掩膜开口（12）的间距为W2；（3）刻蚀硬掩膜开口（12）内的第一主表面（001），在第一主表面（001）上形成多个深沟槽（13），所述深沟槽（13）从第一主表面（001）沿半导体基板厚度方向延伸至半导体基板内部；所述深沟槽（13）侧壁与半导体基板沿厚度方向上的倾角a介于0～10度之间，深沟槽（13）底部宽度为W3；（4）在第一主表面（001）淀积一层厚度为W4的第二导电类型外延层，W4<1/2×W3；（5）在第一主表面（001）上进行刻蚀，去除深沟槽（13）底部的第二导电类型外延层；保留深沟槽（13）侧壁上的第二导电类型外延层；（6...

【专利技术属性】
技术研发人员：朱袁正，李宗清，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：江苏,32