The present invention provides a manufacturing method of a planar VDMOS device, the method includes: photolithography and etching of the polysilicon layer on the gate oxide layer, forming a gate in the middle region of the layer above the gate oxide, the gate section width is A+X microns; P body fabrication of planar VDMOS devices in the grid; stop, P+ deep body fabrication of planar VDMOS devices, the diffusion width P+ deep body area is X microns; the low temperature oxidation process, converting the polysilicon gate outside the oxide layer, the thickness of the oxide layer is X/2 microns, so that the corresponding boundary grid boundary and P+ deep body region flush the gate oxide layer; gate oxide layer and the left and right sides of the gate outside the gate to remove; for blocking, do injection and drive into the self alignment of the N+ source zone, the formation of N+ source region. P+ deep body region affect channel device is more stable, not able to obtain large area deep body junction depth, better ability of EAS devices.
【技术实现步骤摘要】
平面型VDMOS器件的制作方法
本专利技术实施例涉及半导体制作
,尤其涉及一种平面型VDMOS器件的制作方法。
技术介绍
单脉冲雪崩能量(简称EAS)是平面型VDMOS器件的一个非常重要的参数,其为单次雪崩状态下器件能够消耗的最大能量。在源极和漏极会产生较大电压尖峰的应用环境下,必须要考虑器件的单脉冲雪崩能量。由于平面型VDMOS器件本身在外延层-体区-源区之间存在一个寄生三极管,当器件关断时,源漏间的反向电流流经体区时,会产生压降。若产生的压降大于寄生三极管的开启电压,则此反向电流会因为寄生三极管的放大作用将寄生三极管导通,导致失控,使器件的EAS失效。为了防止EAS失效,需要增加P+深体区的截面面积。现有技术中为了增加P+深体区的截面面积,在制作平面型VDMOS器件时,在栅极、P-体区及N+源区制作完成后,采用氮化硅侧墙阻挡,对P+深体区做自对准注入及驱入处理,在进行驱入处理时,增加驱入的温度和时间,来增加P+深体区的结深以达到增加P+深体区的截面面积。但由于对P+深体区进行驱入的温度同样会对N+源区进行驱入,容易降低沟道长度,导致短沟道效应。专利技术内 ...
【技术保护点】
一种平面型VDMOS器件的制作方法,其特征在于,包括:对栅氧化层上的多晶硅层进行光刻、刻蚀,在所述栅氧化层上方的中间区域形成栅极,所述栅极的截面宽度为A+X微米;制作所述平面型VDMOS器件的P‑体区;在所述栅极的阻挡下,制作所述平面型VDMOS器件的P+深体区,使所述P+深体区的扩散宽度为X微米;采用低温氧化工艺,将所述栅极外侧的多晶硅转换为氧化层,所述氧化层的厚度为X/2微米,以使所述栅极的边界与所述P+深体区的对应边界齐平;去除所述栅极外侧的氧化层以及所述栅极左右两侧的栅氧化层;以所述栅极为阻挡,做自对准的N+源区注入及驱入,形成N+源区。
【技术特征摘要】
1.一种平面型VDMOS器件的制作方法,其特征在于,包括:对栅氧化层上的多晶硅层进行光刻、刻蚀,在所述栅氧化层上方的中间区域形成栅极,所述栅极的截面宽度为A+X微米;制作所述平面型VDMOS器件的P-体区;在所述栅极的阻挡下,制作所述平面型VDMOS器件的P+深体区,使所述P+深体区的扩散宽度为X微米;采用低温氧化工艺,将所述栅极外侧的多晶硅转换为氧化层,所述氧化层的厚度为X/2微米,以使所述栅极的边界与所述P+深体区的对应边界齐平;去除所述栅极外侧的氧化层以及所述栅极左右两侧的栅氧化层;以所述栅极为阻挡,做自对准的N+源区注入及驱入,形成N+源区。2.根据权利要求1所述的方法,其特征在于,所述A的取值范围为2-20;所述X的取值范围为0.5-1.5。3.根据权利要求1或2所述的方法,其特征在于,所述对所述多晶硅层进行光刻、刻蚀,在所述栅氧化层上方的中间区域形成栅极之前,还包括:采用高温氧化工艺,在N型外延层上形成栅氧化层;采用化学气相沉积工艺,在所述栅氧化层上沉积多晶硅层。4.根据权利要求3所述的方法,其特征在于,所述制作所述平面型VDMOS器件的P-体区具体...
【专利技术属性】
技术研发人员:赵圣哲,马万里,
申请(专利权)人:北大方正集团有限公司,深圳方正微电子有限公司,
类型:发明
国别省市:北京,11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。