一种芯片封装方法及芯片封装结构技术

本发明专利技术的实施例提供一种芯片封装方法及芯片封装结构，涉及半导体技术领域，可提高封装效率以及产出效率。一种芯片封装方法，包括：将第二基底与第一基底贴合；其中，所述第一基底承受的应力大于所述第二基底；在所述第二基底上形成粘胶层；在所述粘胶层上粘结芯片；进行塑封，形成封装层。

A chip packaging method and chip packaging structure

The embodiment of the invention provides a chip encapsulation method and chip packaging structure, which relates to the field of semiconductor technology, and can improve the packaging efficiency and output efficiency. Including a chip package method: second substrate and the first substrate bonding; which is greater than the second basal stress under the first substrate; forming an adhesive layer on the second substrate; the adhesive layer bonded on the chip; plastic forming, encapsulation layer.

【技术实现步骤摘要】
一种芯片封装方法及芯片封装结构
本专利技术涉及半导体
，尤其涉及一种芯片封装方法及芯片封装结构。
技术介绍
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化以及高可靠性方向发展，而集成电路封装直接影响着集成电路、电子模块乃至整机性能，在集成电路晶片逐步缩小、集成度不断提高的情况下，对集成电路封装提出了越来越高的要求。传统的系统级封装(SysteminPackage，简称SiP)结合内嵌式印刷电路板(PrintedCircuitBoard，简称PCB)技术虽符合电子产品小型化需求，然于供应链和成本存在问题。而扇出型晶圆级封装(Fan-outWaferLevelPackage，简称FoWLP)可以在比芯片更广的面积中构成凸块阵列(BumpArray)，因不使用既有打线，其内部连结较短，有利于缩减整体封装厚度，且未使用打线与中介层，亦有助于降低成本，可望成为先进封装技术的发展要点。目前，FoWLP采用硅基底，尺寸一般只有6寸、8寸、12寸，受限于硅基底的尺寸，使得封装后的产出规模受到限制。
技术实现思路
本专利技术的实施例提供一种芯片封装方法及芯片封装结构，可提高封装效率以及产本文档来自技高网...

【技术保护点】
一种芯片封装方法，其特征在于，包括：将第二基底与第一基底贴合；其中，所述第一基底承受的应力大于所述第二基底；在所述第二基底上形成粘胶层；在所述粘胶层上粘结芯片；进行塑封，形成封装层。

【技术特征摘要】
1.一种芯片封装方法，其特征在于，包括：将第二基底与第一基底贴合；其中，所述第一基底承受的应力大于所述第二基底；在所述第二基底上形成粘胶层；在所述粘胶层上粘结芯片；进行塑封，形成封装层。2.根据权利要求1所述的芯片封装方法，其特征在于，还包括：对所述封装层进行开封，露出所述芯片；在所述芯片和所述封装层上方形成重布线层，并形成焊球；将所述粘胶层、所述第一基底和所述第二基底去除。3.根据权利要求1所述的芯片封装方法，其特征在于，所述第二基底包括多个凹槽，所述芯片放置在所述凹槽内。4.根据权利要求1-3任一项所述的芯片封装方法，其特征在于，所述第一基底和所述第二基底为面板级基底。5.根据权利要求2所述的芯片封装方法，其特征在于，将所述粘胶层、所述第一基底和所述第二基底去除，包括：通过加热所述粘胶层或者光照所述粘胶层的方式，将所述粘胶层、所述第一基底和所述第二基底去除。6.根据权利要求3所述的芯片封装方法，其特征在于，将第二基底与第一基底贴合，并在所述第二基底上形成所述凹槽...

【专利技术属性】
技术研发人员：齐永莲，曲连杰，王志东，杜渊鑫，赵合彬，邱云，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京,11