芯片封装体及芯片封装制程制造技术

本发明专利技术提供一种芯片封装体及芯片封装制程，其包括：一具有一导电柱的线路载板、一芯片、一封装胶体、一导电层以及多个外部端子。封装胶体配置在线路载板上，并包覆芯片及导电柱。导电柱顶面暴露于封装胶体外且配置在线路载板上。芯片配置在线路载板上，而线路载板通过至少一焊线与芯片电性连接。外部端子位于在线路载板上，与芯片位于线路载板不同侧，并通过线路载板与芯片电性连接。封装胶体上有一导电层，导电层与导电柱的顶面连接，使导电层通过导电柱与线路载板及芯片电性连接。综上所述，本发明专利技术技术方案可以提升芯片封装制程的封装良率。

Chip package and chip packaging process

The invention provides a chip package body and chip packaging process, which includes: a circuit carrying plate with a conductive column, a chip, a package colloid, a conductive layer and a plurality of external terminals. The package colloid is arranged on the line carrier plate, and the chip and the conductive column are coated. The conductive surface exposed to the top out of the encapsulant and disposed in a circuit board. The chip is arranged on the line carrying board, and the line carrying plate is electrically connected with the chip through at least one welding line. The external terminal is located on the line carrier board, and the chip is located on the different side of the line carrier board, and is electrically connected with the chip through the line carrier plate. The conductive layer is connected with the top surface of the conductive column, so that the conductive layer is electrically connected with the circuit carrying plate and the chip through the conductive column. In conclusion, the technical scheme of the invention can improve the encapsulation yield of chip packaging process.

【技术实现步骤摘要】
芯片封装体及芯片封装制程
本专利技术是有关于一种芯片封装体及芯片封装制程，且特别是有关于一种具有导电柱的芯片封装体及芯片封装制程。
技术介绍
在半导体产业中，积体电路(IntegratedCircuits,IC)的生产，主要分为三个阶段：晶圆(wafer)的制造、积体电路的制作以及芯片的封装(Package)等。其中，芯片系经由晶圆制作、电路设计、光罩制作、电路制作以及切割晶圆等步骤而完成，而每一颗由晶圆切割所形成的芯片，在经由芯片上的接点与外部信号电性连接后，可再以封装胶体材料将芯片包覆，其封装的目的在于防止芯片受到湿气、热量、噪声的影响，并提供芯片与外部电路之间电性连接的媒介，如此即完成积体电路的生产。在通讯元件的制造过程中，在以封装胶体将通讯芯片包覆之后，须进一步制作外部天线，此外部天线的制作包括形成外部天线本身以及连接于外部天线与通讯芯片之间的接触导体。一般而言，前述的接触导体通常是在封装胶体制作完成之后以激光钻孔搭配导电材料的填入进行制作。然而，因为封装胶体过厚且激光的能量不易控制，所以以激光钻孔方式于封装胶体中形成接触开口面临了制程裕度(processwindow)不足的问题。因此，外部天线与通讯芯片之间的电性连接有可能会出现开路或电气特性不佳等问题，进而导致通讯元件的封装良率无法有效被提升。因此，如何进一步提升通讯元件的封装良率，实已成目前亟欲解决的课题。
技术实现思路
本专利技术提供多种芯片封装体以及多种芯片封装制程。本专利技术提供一种芯片封装制程，其包括下列步骤。提供线路载板，此线路载板上具有导电柱。将芯片置于线路载板上，其中芯片通过至少一焊线与线路载板电性连接。在线路载板上形成封装胶体，以包覆芯片及导电柱。移除部分的封装胶体，以暴露出导电柱的顶面。在封装胶体上形成与导电柱顶面连接的导电层，此导电层通过线路载板与芯片电性连接。在线路载板上形成多个外部端子，此外部端子与芯片在线路载板的不同侧的，且外部端子通过线路载板与芯片电性连接。本专利技术提供一种芯片封装体，其包括线路载板、芯片、封装胶体、导电层以及多个外部端子。线路载板具有导电柱。芯片配置在线路载板上，并且通过至少一焊线与线路载板电性连接。封装胶体配置在线路载板上，其中封装胶体包覆芯片及导电柱，且导电柱的顶面暴露于封装胶体外。导电层配置在封装胶体上以与导电柱的顶面连接，其中导电层通过线路载板与芯片电性连接。外部端子与芯片位于线路载板的不同侧，且外部端子通过线路载板与芯片电性连接。在本专利技术的一实施例中，移除部分的封装胶体的方法包括研磨。在本专利技术的一实施例中，形成导电层的方法包括电镀。在本专利技术的一实施例中，导电柱与芯片位于线路载板的同侧，且导电柱的高度大于芯片的厚度。本专利技术提供另一种芯片封装制程，其包括下列步骤。提供线路载板，此线路载板上具有导电柱。将芯片置于线路载板，其中芯片通过至少一焊线与线路载板电性连接。在线路载板上形成封装胶体，以包覆芯片及导电柱。移除部分的封装胶体，以在封装胶体内形成开口，且此开口暴露出导电柱的顶面。在开口中填入接触导体。在封装胶体上形成与接触导体顶面连接的导电层，此导电层通过接触导体及线路载板与芯片电性连接。本专利技术提供另一种芯片封装体，其包括线路载板、接触导体、芯片、封装胶体、导电层以及多个外部端子。线路载板具有导电柱。接触导体配置在导电柱上。芯片配置在线路载板上，并且与线路载板电性连接。封装胶体配置在线路载板上，其中封装胶体包覆芯片、导电柱及接触导体，且接触导体的顶面暴露在封装胶体外。导电层配置在封装胶体上以与接触导体的顶面连接，其中导电层通过接触导体及线路载板与芯片电性连接。外部端子与芯片位于线路载板的不同侧，且外部端子通过线路载板与芯片电性连接。在本专利技术的另一实施例中，移除部分的封装胶体以在封装胶体内形成开口的方法包括激光钻孔。在本专利技术的另一实施例中，形成导电层的方法包括电镀。在本专利技术的另一实施例中，还包括于线路载板上形成多个外部端子，其中外部端子与芯片位于线路载板的不同侧，且外部端子通过线路载板与芯片电性连接。在本专利技术的另一实施例中，导电柱、接触导体与芯片位于线路载板的同侧。基于上述，本专利技术上述实施例在形成封装胶体之前先在线路载板上形成导电柱，此制程顺序可以提升芯片封装制程的封装良率。此外，由于导电柱的制作早于封装胶体的形成，因此封装胶体的厚度不会影响到导电柱的制作良率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1D是依照本专利技术第一实施例的一种芯片封装体的制造流程示意图；图1D是依照本专利技术第一实施例的芯片封装体的剖面示意图；图2A至图2D是依照本专利技术第二实施例的一种芯片封装体的制造流程示意图；图2D是依照本专利技术第二实施例的芯片封装体的剖面示意图。附图标记说明：200、200’：芯片封装体；210：线路载板；210a：第一表面；210b：第二表面；S1、S2：表面；212a：第一接垫；212b：第二接垫；214a：第一防焊层；214b：第二防焊层；C：导体；216：外部端子；220、220’：导电柱；H、H’：高度；220a：顶面；230：芯片；240：焊线；250、250’、251：封装胶体；252：接触开口；T1、T2、T3：厚度；260：接触导体；260a：顶面；270：导电层。具体实施方式图1A至图1D是依照本专利技术第一实施例的一种芯片封装体的制造流程示意图。首先，请参照图1A，提供已形成有导电柱220的线路载板210，其中线路载板210具有第一表面210a以及第二表面210b，且导电柱220位于线路载板210的第一表面210a上。具体而言，线路载板210包括核心层212、导体C、第一接垫212a、第二接垫212b、第一防焊层214a以及第二防焊层214b，其中核心层212为硬质或可挠性的介电材料，第一接垫212a与第二接垫212b分别位于核心层212的二相对表面S1、S2上，且第一接垫212a分别与通过嵌于核心层212中的导体C与对应的第二接垫212b电性连接。第一防焊层214a与第二防焊层214b分别覆盖在核心层212的二相对表面S1、S2上，并暴露出第一接垫212a与第二接垫212b。在一实施例中，导电柱220位于线路载板210的核心层212的表面S1上，且导电柱220例如是嵌于第一防焊层214a中。然而，本专利技术不限定导电柱220必须嵌于第一防焊层214a中。换言之，在其他实施例中，导电柱220可以是配置在线路载板210(即第一防焊层214a)的第一表面210a上。或者，导电柱220除了可嵌于第一防焊层214a中，还可进一步嵌于或延伸至核心层212中。在本实施例中，线路载板210例如是具有单层线路的印刷电路板或具有多层线路的印刷电路板。前述的线路载板210可为硬质线路载板或可挠性线路载板。第一接垫212a及第二接垫212b的材料例如是铜、镍、金、锡或上述的组合，第一防焊层214a以及第二防焊层214b的材料例如是环氧树酯或其他防焊材质，而导电柱220的材料例如是铜或铜合金。接着，请参考图1B，将芯片230置于线路载板210的第一表面210a上，以使芯片230与导电柱220位于线路载板210的同一侧，接着，通过至少一本文档来自技高网...

【技术保护点】
一种芯片封装制程，包括：提供线路载板，所述线路载板上具有导电柱；将芯片置于线路载板，并使所述芯片通过至少一焊线与所述线路载板电性连接；在所述线路载板上形成封装胶体以包覆所述芯片及所述导电柱；移除部分的所述封装胶体以暴露出所述导电柱的顶面；以及在所述封装胶体上形成与所述导电柱的所述顶面连接的导电层，其中所述导电层通过所述线路载板与所述芯片电性连接；在所述线路载板上形成多个外部端子，其中所述多个外部端子与所述芯片位于所述线路载板的不同侧，且所述多个外部端子通过所述线路载板与所述芯片电性连接。

【技术特征摘要】
2016.04.27 TW 1051130701.一种芯片封装制程，包括：提供线路载板，所述线路载板上具有导电柱；将芯片置于线路载板，并使所述芯片通过至少一焊线与所述线路载板电性连接；在所述线路载板上形成封装胶体以包覆所述芯片及所述导电柱；移除部分的所述封装胶体以暴露出所述导电柱的顶面；以及在所述封装胶体上形成与所述导电柱的所述顶面连接的导电层，其中所述导电层通过所述线路载板与所述芯片电性连接；在所述线路载板上形成多个外部端子，其中所述多个外部端子与所述芯片位于所述线路载板的不同侧，且所述多个外部端子通过所述线路载板与所述芯片电性连接。2.根据权利要求1所述的芯片封装制程，其中移除部分的所述封装胶体的方法包括研磨。3.根据权利要求1所述的芯片封装制程，其中形成所述导电层的方法包括电镀。4.一种芯片封装体，包括：线路载板，所述线路载板具有导电柱；芯片，配置在所述线路载板上，并且通过至少一焊线与所述线路载板电性连接；封装胶体，配置在所述线路载板上，其中所述封装胶体包覆所述芯片及所述导电柱，且所述导电柱的顶面暴露于封装胶体外；导电层，配置在所述封装胶体上以与所述导电柱的所述顶面连接，其中所述导电层通过所述线路载板与所述芯片电性连接；以及多个外部端子，其中所述多个外部端子与所述芯片位于所述线路载板的不同侧，且所述多个外部端子通过所述线路载板与所述芯片电性连接。5.根据权利要求4所述的芯片封装体，其中所述导电柱与所述芯片位于所述线路载板的同侧，且所述导电柱的高度大于所述芯片的厚度。6.一种芯片封装制程，包括：提供线路载板，所述...

【专利技术属性】
技术研发人员：陈宪章，黄东鸿，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾,71