3bit流水线式ADC的时序控制方法技术

3bit流水线式ADC的时序控制方法，属于模拟集成电路技术领域。本发明专利技术用四个时钟控制信号将3bit流水线式ADC的工作状态分为采样阶段和放大阶段，采样阶段时，MDAC采样输入信号，子ADC采样输入信号并存储该输入信号与上一工作周期放大阶段中采样的子ADC的参考电压的差值，该差值通过比较器处理后得到7位温度计码并经过编码后得到3位数字码作为3bit流水线式ADC的数字输出信号；放大阶段时，子ADC采样子ADC的参考电压供下一个工作周期采样阶段时使用；MDAC采样MDAC的参考电压，并存储该MDAC的参考电压与本工作周期采样阶段时采样的输入信号的差值，该差值经过运算放大后得到3bit流水线式ADC的模拟输出信号。本发明专利技术对时序进行调整，有效增加了运算放大器建立的时间。

Sequential control method for 3bit pipelined ADC

3bit pipelined ADC timing control method, belongs to analog integrated circuit technology field. Four clock control signal 3bit pipelined ADC working state can be divided into sampling stage and the stage of amplification with the invention, the sampling phase, MDAC sampling the input signal, the difference between the reference voltage ADC input signal sampling and storing the input signal with a duty cycle upsample sub ADC stage, the difference by the comparator is obtained after the treatment of 7 thermometer code and after encoding is obtained after the 3 digit code as a digital output signal 3bit pipelined ADC amplification stage; when the reference voltage ADC like ADC for mining the next working period sampling stage; MDAC sampling MDAC reference voltage, the input signal is sampled and stored reference value MDAC and the working voltage of the sampling period during the period, the difference through the operational amplifier after the analog output signal 3bit pipelined ADC. The invention adjusts the time sequence and effectively increases the time when the operational amplifier is established.

【技术实现步骤摘要】
3bit流水线式ADC的时序控制方法
本专利技术属于模拟集成电路
，具体涉及一种3bit流水线式ADC的时序控制方法。
技术介绍
近年来，随着数字信号处理技术的迅猛发展，数字信号处理技术广泛的应用于各个领域，因此对作为模拟和数字系统之间桥梁的模数转换器(Analog-to-DigitalConverter,ADC)的性能也提出了越来越高的要求。系统不仅要求提高模数转换器的采样率、量化精度等，同时也希望提高模数转换器的转换效率，降低其功耗。流水线ADC是目前ADC中在速度、精度、功耗和面积折中优势最明显的。流水线模数转换器的基本思想是将总体的精度分散到不同的级，通过时序控制将每级的输出合并，达到系统的总体要求精度。传统的流水线结构是将1.5位/级的结构串联起来，通过数级的串联来达到要求的精度。当总体精度提高时，串联的级数相应的增加，这不仅增加了系统的功耗和面积，同时有很大程度上将系统噪声的影响大大提升。为了解决这一问题，可以通过增加每级的位数来减少系统的级数。随着采样速率的提高，流水线模数转换器MDAC的建立时间变短。对于传统的流水线电路结构，只能通过增加运算放大器的功耗来增加带宽，提高MDAC的建立速度。然而，在同一工艺条件不变的前提条件下，通过增加功耗也不能有效的提高运算放大器的带宽。除了增加带宽的方法外，使用新型的时序控制，可以增加MDAC的建立时间，相对的降低了电路功耗。
技术实现思路
为了减少模数转换器所使用的级数，消去采样保持电路，本专利技术提出一种3bit流水线式ADC的时序控制方法，使用了一种新的时序控制，有效的提升每一级MDAC运算放大器信号建立时间，降低了电路整体的功耗。本专利技术的技术方案为：3bit流水线式ADC的时序控制方法，所述3bit流水线式ADC由周期相等的四个时钟控制信号控制并将其工作状态分为采样阶段和放大阶段，其中第一时钟控制信号和第三时钟控制信号为一对时钟信号，具有相同的上升沿，第三时钟控制信号的下降沿比第一时钟控制信号提前；第二时钟控制信号和第四时钟控制信号为另一对时钟信号，具有相同的上升沿，第四时钟控制信号的下降沿比第二时钟控制信号提前；所述两对时钟信号为不交叠时钟；第一时钟控制信号和第三时钟控制信号为高电平，第二时钟控制信号和第四时钟控制信号为低电平时所述3bit流水线式ADC进入采样阶段；第一时钟控制信号和第三时钟控制信号为低电平，第二时钟控制信号和第四时钟控制信号为高电平时所述3bit流水线式ADC进入放大阶段；所述3bit流水线式ADC包括子ADC和MDAC，采样阶段时，MDAC采样输入信号，子ADC采样输入信号并存储该输入信号与上一个工作周期放大阶段中采样的子ADC的参考电压的差值，该差值通过比较器处理后得到7位温度计码，所述7位温度计码经过编码后得到3位数字码作为所述3bit流水线式ADC的数字输出信号；放大阶段时，子ADC采样子ADC的参考电压供下一个工作周期采样阶段时使用；MDAC采样MDAC的参考电压，并存储该MDAC的参考电压与本工作周期采样阶段时采样的输入信号的差值，该差值经过运算放大后得到所述3bit流水线式ADC的模拟输出信号。具体的，当第一时钟控制信号为低电平时，所述7位温度计码输入所述MDAC中作为所述MDAC的控制信号。具体的，所述7位温度计码作为所述MDAC的控制信号的具体做法为：当温度计码为1时，MDAC采样的MDAC的参考电压为正；当温度计码为0时，所述MDAC采样的MDAC的参考电压为负。具体的，所述子ADC包括7个比较器，每个比较器的每个输入端都分别通过一个电容连接输入信号或子ADC的参考电压信号，所述7个比较器的输出端共输出7位温度计码并作为所述MDAC的控制信号。具体的，所述MDAC包括一个运算放大器、两个反馈电容和十六个采样电容，所述运算放大器的两个输入端各连接八个采样电容，这八个采样电容中有七个采样电容的另一极板连接输入信号或MDAC的参考电压信号，剩下的一个采样电容的另一极板连接输入信号或共模电压信号；所述两个反馈电容分别接在所述运算放大器的两个输入端和输出端之间；所述运算放大器的输出端输出所述3bit流水线式ADC的模拟信号。本专利技术有益效果为：本专利技术提供的时序控制方法用于3bit流水线式ADC，与传统每级1.5bit流水线式ADC相比，可减少使用级数，进一步降低了功耗和面积；本专利技术对时序控制进行了调整和优化，可以在不增加运放带宽的前提下，有效的增加运算放大器建立时间，提升了ADC性能。附图说明图1为本专利技术提供的3bit流水线式ADC的时序控制方法流程图；图2为本专利技术中乘法数模转换电路(MDAC)结构示意图；图3为本专利技术中子ADC结构示意图；图4为传统流水线ADC非交叠时钟时序图；图5为本专利技术提供的3bit流水线式ADC的非交叠时钟时序图；图6为传统时序结构与本专利技术时序结构效果对比图；图7为本专利技术中3bit流水线式ADC采样阶段示意图；图8为本专利技术中3bit流水线式ADC放大阶段示意图；图9为一种采用本专利技术提供的3bit流水线式ADC时序控制方法的一种流水线模数转换器的结构示意图。具体实施方式下面结合附图和具体实施例，对本专利技术进行详细的描述。本实施例采用的3bit流水线式ADC包括子ADC和MDAC，图2所示为本实施例中MDAC的结构示意图，包括一个运算放大器、两个反馈电容Cf和十六个采样电容，运算放大器的两个输入端各连接八个采样电容Cs1-Cs8，其中采样电容Cs1一个极板接运算放大器的一个输入端，另一个极板通过开关连接输入信号Vin或共模电压信号Vcm；采样电容Cs2-Cs8的一个极板接运算放大器的一个输入端，另一个极板通过开关连接输入信号Vin或MDAC的参考电压±VREF。两个反馈电容Cf分别接在运算放大器的两个输入端和输出端之间，运算放大器的输出端输出3bit流水线式ADC的模拟信号。MDAC总共用了3个时钟信号，分别为第一时钟控制信号T1、第二时钟控制信号T2和第三时钟控制信号T1e。采样阶段时，采样阶段时，第一时钟控制信号T1和第三时钟控制信号T1e为高电平，采样电容Cs1-Cs8连接输入信号Vin，运用下极板采样技术，当第三时钟控制信号T1e下降沿到达时，采样电容完成对输入值的采样；放大阶段时，第二时钟控制信号为高电平，采样电容Cs1连接共模电压信号Vcm，采样电容Cs2-Cs8连接MDAC的参考电压±VREF。如图3所示为本实施例中子ADC的结构示意图，包括7个比较器，每个比较器的每个输入端都分别通过一个电容C连接输入信号Vin或子ADC的参考电压信号Vrp和Vrn，7个比较器的输出端输出7位温度计码D[7:1]并作为MDAC的控制信号。子ADC还包括编码器，7位温度计码D[7:1]经过编码器后输出3bit流水线式ADC的数字信号。子ADC中的7个比较器有不同的参考电压Vrp和Vrn。子ADC总共用到3个时钟信号，分别为第一时钟控制信号T1、第二时钟控制信号T2和第四时钟控制信号T2e，采样阶段时，第一时钟控制信号T1为高电平，子ADC中的电容C连接输入信号Vin；放大阶段时，第二时钟控制信号T2和第四时钟控制信号T2e为高电平，子ADC中的电容C连接子ADC的参考电压信号Vrp和Vrn，本文档来自技高网...

【技术保护点】
3bit流水线式ADC的时序控制方法，所述3bit流水线式ADC由周期相等的四个时钟控制信号控制并将其工作状态分为采样阶段和放大阶段，其中第一时钟控制信号和第三时钟控制信号为一对时钟信号，具有相同的上升沿，第三时钟控制信号的下降沿比第一时钟控制信号提前；第二时钟控制信号和第四时钟控制信号为另一对时钟信号，具有相同的上升沿，第四时钟控制信号的下降沿比第二时钟控制信号提前；所述两对时钟信号为不交叠时钟；其特征在于，第一时钟控制信号和第三时钟控制信号为高电平，第二时钟控制信号和第四时钟控制信号为低电平时，所述3bit流水线式ADC进入采样阶段；第一时钟控制信号和第三时钟控制信号为低电平，第二时钟控制信号和第四时钟控制信号为高电平时，所述3bit流水线式ADC进入放大阶段；所述3bit流水线式ADC包括子ADC和MDAC；采样阶段时，MDAC采样输入信号；子ADC采样输入信号并存储该输入信号与上一个工作周期放大阶段中采样的子ADC的参考电压的差值，该差值通过比较器处理后得到7位温度计码，所述7位温度计码经过编码后得到3位数字码作为所述3bit流水线式ADC的数字输出信号；放大阶段时，子ADC采样子ADC的参考电压供下一个工作周期采样阶段时使用；MDAC采样MDAC的参考电压，并存储该MDAC的参考电压与本工作周期采样阶段时采样的输入信号的差值，该差值经过运算放大后得到所述3bit流水线式ADC的模拟输出信号。...

【技术特征摘要】
1.3bit流水线式ADC的时序控制方法，所述3bit流水线式ADC由周期相等的四个时钟控制信号控制并将其工作状态分为采样阶段和放大阶段，其中第一时钟控制信号和第三时钟控制信号为一对时钟信号，具有相同的上升沿，第三时钟控制信号的下降沿比第一时钟控制信号提前；第二时钟控制信号和第四时钟控制信号为另一对时钟信号，具有相同的上升沿，第四时钟控制信号的下降沿比第二时钟控制信号提前；所述两对时钟信号为不交叠时钟；其特征在于，第一时钟控制信号和第三时钟控制信号为高电平，第二时钟控制信号和第四时钟控制信号为低电平时，所述3bit流水线式ADC进入采样阶段；第一时钟控制信号和第三时钟控制信号为低电平，第二时钟控制信号和第四时钟控制信号为高电平时，所述3bit流水线式ADC进入放大阶段；所述3bit流水线式ADC包括子ADC和MDAC；采样阶段时，MDAC采样输入信号；子ADC采样输入信号并存储该输入信号与上一个工作周期放大阶段中采样的子ADC的参考电压的差值，该差值通过比较器处理后得到7位温度计码，所述7位温度计码经过编码后得到3位数字码作为所述3bit流水线式ADC的数字输出信号；放大阶段时，子ADC采样子ADC的参考电压供下一个工作周期采样阶段时使用；MDAC采样MDAC的参考电压，并存储该MDAC的参考电压与本工作周期采样阶段时采样的输入信号的差值，该差值经...

【专利技术属性】
技术研发人员：唐鹤，毛祚伟，高昂，彭传伟，彭析竹，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51