振荡电路制造技术

本发明专利技术提供一种振荡电路，能抑制振荡电路的构成组件的劣化。振荡电路(1)包括：振荡器(40)，输出与所输入的频率设定值对应的频率的振荡信号；相位误差计数器(101)，对与从外部输入的基准信号的周期对应的期间内的振荡信号的脉冲数进行计数；以及设定值生成部(20)，基于相位误差计数器(101)所计数出的脉冲数，按规定期间生成频率设定值。

Oscillating circuit

The invention provides an oscillation circuit, which can restrain the deterioration of the component of the oscillating circuit. The oscillation circuit (1) comprises an oscillator (40), the output frequency of the input set value corresponding to the frequency of the oscillation signal; phase error counter (101), the number of pulses during the corresponding periodic oscillation signal and the reference signal from the external input of the count; and the set value generating part (20), the phase error counter based on (101) the number of pulses counted out, according to the rules generated during the frequency setting value.

【技术实现步骤摘要】
振荡电路
本专利技术涉及一种输出振荡信号的振荡电路。
技术介绍
以往，输出与所输入的振荡信号同步的振荡信号的振荡电路已为人所知。在专利文献1中公开了如下振荡电路，所述振荡电路确定对输入信号进行分频所得的信号与对振荡信号进行分频所得的信号之间的相位差，并输出与表示已确定的相位差的控制值对应的频率的振荡信号。[现有技术文献][专利文献][专利文献1]国际专利公开第2009/034917号公报
技术实现思路
[专利技术所要解决的问题]在现有的振荡电路中，根据相位差来输出控制值的环路滤波器(loopfilter)一直进行动作。对于在高温环境下进行动作的振荡电路来说，若环路滤波器一直进行动作，则会产生环路滤波器中所含的组件(例如CPU)在短时间内劣化的问题。因此，本专利技术是鉴于所述方面而成的专利技术，目的在于提供一种能够抑制构成组件的劣化的振荡电路。[解决问题的技术手段]本专利技术的一方式的振荡电路包括：振荡部，输出具有与所输入的频率设定值对应的频率的振荡信号；计数部，对与从外部输入的基准信号的周期对应的期间内的所述振荡信号的脉冲数进行计数；以及设定值生成部，基于所述计数部所计数出的所述脉冲数，按规定期间生成所述频率设定值。所述振荡电路还可以包括累加部，所述累加部按所述基准信号的周期，计算出对应于所述振荡信号的频率的基准脉冲数与所述振荡信号的脉冲数之间的差分的累加值，并按所述基准信号的周期的规定倍的期间来输出所述累加值，所述设定值生成部基于所述累加值来控制所述频率设定值。所述设定值生成部也可以按所述基准信号的周期的整数倍的累加期间启动，并基于所述累加值来使所述频率设定值发生变化。所述累加部例如每当所述累加期间结束时，将所述累加值初始化。所述累加部也可以将所述累加期间结束的时间点的第一累加值、与下一个所述累加期间中的第二累加值相加，由此计算出所述累加值。另外，所述累加部也可以按所述累加期间来输出所述累加值，所述累加期间是基于使所述振荡信号与所述基准信号同步所允许的时间来决定。所述设定值生成部也可以基于使多个所述累加值平滑化而生成的平滑化积分值来产生所述频率设定值。[专利技术的效果]根据本专利技术，产生能够抑制振荡电路的构成组件的劣化的效果。附图说明图1是表示本实施方式的振荡电路的构成的图。图2A至图2C是用以对相位误差计数器的动作进行说明的图。图3是表示设定值生成部的构成的图。图4A和图4B是用以对产生保持时的动作进行说明的图。图5A至图5C是用以对相位误差计数器的动作的变形例进行说明的图。附图标记说明1：振荡电路10：相位误差检测部20：设定值生成部30：加法器40：振荡器101：相位误差计数器102：累加器201：乘法器202：乘法器203：加法器204：延迟电路205：加法器A：系数B：系数P：延迟时间具体实施方式图1是表示本实施方式的振荡电路1的构成的图。振荡电路1输出与从外部输入的基准信号同步且频率比基准信号更高的振荡信号。基准信号例如是每秒输出一个脉冲的1PPS(PulsePerSecond(每秒脉冲数))信号。振荡电路1包括相位误差检测部10、设定值生成部20、加法器30及振荡器40。相位误差检测部10包括相位误差计数器101与累加器102作为用以对基准信号与振荡信号之间的相位误差进行检测的构成。相位误差检测部10包含现场可编程门阵列(FieldProgrammableGateArray，FPGA)或专用集成电路(ApplicationSpecificIntegratedCircuit，ASIC)等逻辑电路。相位误差是基准信号与振荡信号的相位差和所述相位差的目标值之间的差。在本实施方式中，基准信号与振荡信号之间的相位差的目标值为0，相位误差相当于基准信号与振荡信号之间的相位差。相位误差检测部10计算出对应于基准信号与振荡信号之间的相位误差的频率控制值，并将计算出的频率控制值输出至设定值生成部20。基准信号与振荡信号输入至相位误差计数器101。相位误差计数器101是具有计数器的计数部，所述计数器对与基准信号的周期对应的期间内的振荡信号的脉冲数进行计数。相位误差计数器101是每当振荡信号的脉冲输入时计数值会发生增减的计数器，并按基准信号的上升时刻，将此时间点的计数值输出至累加器102。相位误差计数器101的计数动作的周期在基准信号与振荡信号之间的相位误差为0的情况下，被设定为达到基准信号的周期的整数分之一。例如，在基准信号的周期为1秒的情况下，相位误差计数器101被设定为使得计数值以0.125秒的周期(相当于8Hz的频率)恢复至相同值。在振荡信号的频率为40MHz的情况下，计数值以40×106÷8＝5×106的幅度发生变化。图2A至图2C是用以对相位误差计数器101的动作进行说明的图。图2A表示无相位差时的状态。在基准信号的上升变化点处，相位误差计数器101的计数值变为0。然后，每当振荡信号的脉冲输入至相位误差计数器101时，计数值增加至最大值(例如+2.5×106)后，计数值减少至最小值(例如-2.5×106)，然后计数值增加。如图2A所示，在基准信号与振荡信号之间无相位差的情况下，基准信号的上升时间点处的计数值为0，相位误差计数器101输出0作为计数值。相对于此，如图2B所示，在基准信号的频率高于振荡信号的频率的情况下，与图2A的情况相比，计数器输出的周期缩短，因此，相位误差计数器101在基准信号的上升时刻处，输出正值(+X)作为计数值。另外，如图2C所示，在基准信号的频率低于振荡信号的频率的情况下，与图2A的情况相比，计数器输出的周期延长。因此，相位误差计数器101在基准信号的上升时刻处，输出负值(-X)作为计数值。返回至图1来对累加器102进行说明。累加器102计算出对应于振荡信号的频率的基准脉冲数与振荡信号的脉冲数之间的差分的累加值，并按基准信号的周期的规定倍的期间来输出累加值。基准脉冲数是振荡信号的频率(例如20MHz)除以基准信号的频率(例如1Hz)所得的数。累加器102基于在基准信号的周期的整数倍的累加期间(例如32秒)内对相位误差计数器101输入的计数值相加所得的值，来计算累加值。累加器102按基准信号的每个周期来取得相位误差计数器101的计数值，并累积所取得的计数值。接着，每当累加期间结束时，累加器102计算出在累加期间中累积的计数值的最新值来作为累加值。每当累加期间结束时，累加器102将计算出的累加值输出至设定值生成部20。另外，累加器102也可以每当累加期间结束时，将累加值初始化为0。再者，累加器102也可以按基准信号的每个周期，计算出从相位误差计数器101输入的最近的M个计数值的移动平均值或累积平均值来作为累加值，由此，计算出基准信号与振荡信号之间的相位误差的平均值。设定值生成部20基于相位误差计数器101所计数出的脉冲数，按规定期间生成频率设定值。具体来说，每当按基准信号的周期的整数倍的期间累加值从累加器102输入时，设定值生成部20基于累加值生成用以对加法器30的振荡信号的频率进行控制的频率设定值，并将所生成的频率设定值输出至加法器30。设定值生成部20在累加值表示正值的情况下，输出用以使振荡信号的频率降低的频率设定值，在累加值表示负值的情况下，输出用以使振荡信号的频率升高的频率设定值。设本文档来自技高网...

【技术保护点】
一种振荡电路，其特征在于，包括：振荡部，输出具有与所输入的频率设定值对应的频率的振荡信号；计数部，对与从外部输入的基准信号的周期对应的期间内的所述振荡信号的脉冲数进行计数；以及设定值生成部，基于所述计数部所计数出的所述脉冲数，按规定期间生成所述频率设定值。

【技术特征摘要】
2016.04.01 JP 2016-0745021.一种振荡电路，其特征在于，包括：振荡部，输出具有与所输入的频率设定值对应的频率的振荡信号；计数部，对与从外部输入的基准信号的周期对应的期间内的所述振荡信号的脉冲数进行计数；以及设定值生成部，基于所述计数部所计数出的所述脉冲数，按规定期间生成所述频率设定值。2.根据权利要求1所述的振荡电路，其特征在于，还包括：累加部，所述累加部按所述基准信号的周期，计算出对应于所述振荡信号的频率的基准脉冲数与所述振荡信号的脉冲数之间的差分的累加值，并按所述基准信号的周期的规定倍的期间来输出所述累加值，所述设定值生成部基于所述累加值来控制所述频率设定值。3.根据权利要求2所述的振荡电路，其特...

【专利技术属性】
技术研发人员：宫原健，
申请(专利权)人：日本电波工业株式会社，
类型：发明
国别省市：日本,JP