宽捕捉范围的鉴频器、锁相环制造技术

宽捕捉范围的鉴频器、锁相环，属于光通讯领域，本发明专利技术为解决传统的鉴频器捕捉范围仍十分有限的问题。本发明专利技术包括D触发器DFF1、全差分运算放大器A0、电流源I1、NPN晶体管Q1、Q2、电阻R1、R2、电容C1；电压比较器COMP1、COMP2、锁存器L1、与门AND1、AND2；鉴频器控制电荷泵在VCO输出的可变时钟与数据频率相差较远时，能够驱动电荷泵持续工作，使时钟频率逐步逼近数据速率，并能在两者频率接近的时候使鉴频器控制的电荷泵停止工作，完成鉴频器与鉴相器的工作切换。

Wide range discriminator and phase locked loop

The frequency discriminator and phase locked loop with wide acquisition range belong to the field of optical communication, and the invention solves the problem that the range of the traditional frequency discriminator is limited. The invention includes a D trigger DFF1, a fully differential operational amplifier A0, current source I1, Q1, Q2, NPN transistor R2, resistor R1 and capacitor C1; voltage comparator COMP1, COMP2, L1, AND1 and door latch, AND2; frequency discriminator control charge pump is in the variable frequency of the VCO output clock and data far away, can drive the charge pump work continuously, the clock frequency gradually approaching the data rate, and when both close to the frequency of the charge pump frequency control switch to stop working, to complete the frequency detector and phase detector.

【技术实现步骤摘要】
宽捕捉范围的鉴频器、锁相环
本专利技术属于光通讯领域，涉及一种具有较宽捕捉范围的鉴频器。
技术介绍
在光纤通信集成电路中，由于信号在传递过程中会引入抖动和噪声，需要时钟数据恢复电路来对数据进行时钟提取，并用提取到的时钟对数据进行提纯进而消除抖动。时钟数据恢复电路包含锁相环结构，而锁相环结构包括鉴频器(FD)、鉴相器(PD)、电荷泵(CP)、低通滤波器(LPF)、压控振荡器(VCO)，参见图1所示。鉴相器(PD)提供相位的捕捉功能，但是由于鉴相器(PD)的捕捉范围一般较小，需要由鉴频器(FD)先进行频率捕捉，使得时钟频率与数据速率相近时再交由鉴相器(PD)进一步相位捕捉，控制VCO振荡频率即时钟频率最终达到与数据速率相同且相位具有确定的关系。高性能的锁相环对鉴频器(FD)的捕捉范围提出了较高的要求。图2给出了传统鉴频器的电路结构。CLKI是压控振荡器(VCO)产生的时钟信号，经过相位调整后，CLKQ是与CLKI相位相差90°的正交时钟信号，DIN为数据信号。为获取时钟与数据之间的相位关系，需要用数据信号来对时钟信号进行采样。下面结合图3的时序图说明传统鉴频器的工作原理。①当CLKI频率本文档来自技高网...

【技术保护点】
宽捕捉范围的鉴频器，鉴频器通过控制电荷泵向低通滤波器充放电，来改变给压控振荡器的控制电压LF，进而改变压控振荡器的时钟频率趋于数据频率；其特征在于，包括D触发器DFF1、全差分运算放大器A0、频差判定电路和充放电控制电路；D触发器DFF1利用差分数据信号DIN、DINB对差分时钟信号CK、CKB进行采样，D触发器DFF1的采样结果被全差分运算放大器A0放大，全差分运算放大器A0的放大结果发送给频差判定电路；频差判定电路的输出端与充放电控制电路的控制端相连；全差分运算放大器A0的反向输出端与电荷泵的放电控制端相连；充放电控制电路的充放电指令输出端与电荷泵的充放电指令输入端相连；当差分数据信号DI...

【技术特征摘要】
1.宽捕捉范围的鉴频器，鉴频器通过控制电荷泵向低通滤波器充放电，来改变给压控振荡器的控制电压LF，进而改变压控振荡器的时钟频率趋于数据频率；其特征在于，包括D触发器DFF1、全差分运算放大器A0、频差判定电路和充放电控制电路；D触发器DFF1利用差分数据信号DIN、DINB对差分时钟信号CK、CKB进行采样，D触发器DFF1的采样结果被全差分运算放大器A0放大，全差分运算放大器A0的放大结果发送给频差判定电路；频差判定电路的输出端与充放电控制电路的控制端相连；全差分运算放大器A0的反向输出端与电荷泵的放电控制端相连；充放电控制电路的充放电指令输出端与电荷泵的充放电指令输入端相连；当差分数据信号DIN、DINB和差分时钟信号CK、CKB的频率相差远时，D触发器DFF1的输出快速翻转，频差判定电路输出高电平；控制电压LF由0开始逐渐上升、继而下降至稳定输出的过程中，鉴频器包括以下三个工作状态；第一工作状态：满足条件LF<M1，则充放电控制电路控制电荷泵向低通滤波器充电，控制电压LF上升；M1为压控振荡器VCO的控制电压LF在线性区域内的最低电压；第二工作状态：满足条件M1≤LF≤M2，则充放电控制电路控制电荷泵保持上一状态，继续向低通滤波器充电，控制电压LF继续上升；M2为压控振荡器VCO的控制电压LF在线性区域内的最高电压；第三工作状态：满足条件LF>M2，则在全差分运算放大器A0的反向输出端输出高电平时，充放电控制电路控制电荷泵让低通滤波器放电，控制电压LF下降；在全差分运算放大器A0的反向输出端输出低电平时，充放电控制电路暂时停止对电荷泵的控制，不充电不放电，控制电压LF保持不变；第三工作状态为控制电压LF阶梯状下降过程，当降至差分数据信号DIN、DINB和差分时钟信号CK、CKB的频率相差近时，D触发器DFF1的输出稳定连续，频差判定电路输出低电平；控制电荷泵停止工作，控制电压LF稳定输出。2.根据权利要求1所述的宽捕捉范围的鉴频器，其特征在于，频差判定电路包括电流源I1、NPN晶体管Q1、NPN晶体管Q2、电阻R1、电阻R2和电容C1；全差分运算放大器A0的同向、反向输出端分别连接NPN晶体管Q1的基极、NPN晶体管Q2的基极；NPN晶体管Q1的发射极、NPN晶体管Q2的发射极同时连接电流源I1的正端，电流源I1的负端接地；NPN晶体管Q1的集电极、NPN晶体管Q2的集电极分别通过电阻R1、电阻R2连接直流电源VD...

【专利技术属性】
技术研发人员：张兴宝，刘晓强，涂航辉，
申请(专利权)人：哈尔滨工业大学威海，
类型：发明
国别省市：山东,37