用于低频PLL的低功率及可集成式芯片上架构制造技术

本发明专利技术涉及一种集成电路，其包含：相位检测器；第一电荷泵及第二电荷泵，其耦合到所述相位检测器，且经配置以从所述相位检测器接收输入，所述第一电荷泵输出低电流且所述第二电荷泵输出高电流；及双重输入回路滤波器，其耦合到所述第一电荷泵及所述第二电荷泵。

【技术实现步骤摘要】
【国外来华专利技术】用于低频PLL的低功率及可集成式芯片上架构
本专利技术涉及用于锁相回路(PLL)的方法及系统，且特定来说，涉及一种低频芯片上锁相回路。
技术介绍
锁相回路是时钟产生电路的主要组件。锁相回路(PLL)电路是产生其相位相对于输入参考信号的相位恒定的输出信号的反馈系统。除同步信号之外，锁相回路还可产生是输入频率的倍数的频率。举例来说，图1中展示典型PLL电路100。PLL100包含相位检测器(PFD)102、电荷泵104、回路滤波器106及VCO108。相位检测器102比较输入信号与反馈信号。PFD102检测参考信号ref(t)与反馈信号div(t)之间的相位及频率差，且基于反馈频率是滞后于还是领先于参考频率而产生up(t)或down(t)控制信号。这些“升高(up)”或“降低(down)”控制信号分别确定VCO108是需要以较高频率还是以较低频率操作。PFD102将这些“升高”及“降低”信号输出到电荷泵104。如果电荷泵104接收到升高信号，那么将电流驱动到回路滤波器106中。相反地，如果电荷泵104接收到降低信号，那么从回路滤波器106汲取电流。回路滤波器106将这些信号转换为用以偏置VCO108的控制电压Vtune(t)。基于控制电压，VCO108以较高或较低频率振荡，这影响反馈时钟的相位及频率。如果PFD102产生升高信号，那么VCO频率增加。降低信号使VCO频率减小。一旦参考时钟及反馈时钟具有相同相位及频率，那么VCO108稳定。回路滤波器106通过移除来自电荷泵的短时脉冲波干扰(glitch)且防止电压过冲而滤除抖动。在一些实施方案中，将分频器110提供于反馈路径中。负反馈迫使来自相位检测器102的误差信号输出接近零。此时，反馈分频器输出110及参考频率呈相位及频率锁定(即，对准)，PLL被视为锁定。电荷泵PLL的芯片上实施方案是成问题的，这在很大程度上是归因于回路滤波器。即，回路滤波器所占用的面积及回路滤波器所消耗的电力趋于相对较大。因此，PLL的典型实施方案提供芯片外回路滤波器。举例来说，低频PLL通常需要在nF的范围内的芯片外电容器。
技术实现思路
根据各种实施例，提供一种集成电路，其包含：相位检测器；第一电荷泵及第二电荷泵，其耦合到所述相位检测器，且经配置以从所述相位检测器接收输入，所述第一电荷泵输出低电流且所述第二电荷泵输出高电流；及双重输入回路滤波器，其耦合到所述第一电荷泵及所述第二电荷泵。在一些实施例中，所述双重输入回路滤波器包含在节点处与串联耦合的第二电容及电阻器并联耦合的第一电容，在所述节点处提供所述第一电荷泵的所述低电流输出且在所述第二电容与所述电阻器之间提供所述第二电荷泵的所述高电流输出。在一些实施例中，所述集成电路进一步包括用于给所述高电流电荷泵及所述低电流电荷泵充电的共同偏置电路。在一些实施例中，所述集成电路包括用于给所述第一电荷泵及第二电荷泵充电的共同偏置电路。在一些实施例中，所述电荷泵是可使用低电流实施的电流引导放大器电荷泵。在一些实施例中，所述高电流电荷泵及所述低电流电荷泵具有同步输出。在一些实施例中，所述电容Cz大约为稳定负反馈回路的实际所要电容的十分之一。在一些实施例中，所述集成电路包含耦合到所述双重输入回路滤波器的电压控制振荡器(VCO)。在一些实施例中，所述低频VOC包含能够产生以nA为单位的电流的偏置块。在一些实施例中，所述偏置块实施源极退化(sourcedegeneration)以进行电压到电流变换。在一些实施例中，用于所述源极退化的电阻器值按二分之一因子按比例降低。在一些实施例中，使用共模电压技术来使所述电阻器的所述值按比例降低。在一些实施例中，所述集成电路进一步包括电流源分支，所述电流源分支是现有偏置电路的复制品。根据实施例，一种锁相回路电路包含：相位检测器；第一电荷泵及第二电荷泵，其耦合到所述相位检测器，且经配置以从所述相位检测器接收输入，所述第一电荷泵输出低电流且所述第二电荷泵输出高电流；双重输入回路滤波器，其耦合到所述第一电荷泵及所述第二电荷泵；及锁定检测器，其经配置以连续监测所述锁相回路电路的输出。在一些实施例中，所述锁定检测器经配置以根据参考时钟与反馈时钟信号之间的相位误差产生锁定信号。在一些实施例中，所述锁定检测器具有延迟单元以针对所述锁定信号预定义锁定/解锁窗。在一些实施例中，所述延迟单元包含相关联VCO的偏置电路及延迟单元复制品，使得VCO频率的改变将在所述锁定检测器电路的所述延迟单元中被复制。当结合以下描述及所附图式考虑时将更好了解及理解本专利技术的这些及其它方面。然而，应了解，虽然以下描述指出本专利技术的各种实施例及所述实施例的许多具体细节，但所述描述是以说明及非限制的方式给出。在不脱离本专利技术的精神的情况下，可进行在本专利技术的范围内的许多替换、修改、添加及/或重新布置，且本专利技术包含全部此类替换、修改、添加及/或重新布置。附图说明所附于本说明书且形成本说明书的部分的图式经包含以描绘本专利技术的特定方面。应注意，图式中所说明的特征不一定按比例绘制。通过参考结合所附图式取得的以下描述可获得对本专利技术及其优点的更完整理解，在图式中相似参考数字指示相似特征，且其中：图1描绘锁相回路的图示。图2描绘根据实施例的示范性锁相回路的图示。图3说明根据实施例的示范性回路滤波器。图4A说明根据实施例的示范性双电荷泵配置。图4B说明根据实施例的示范性电荷泵。图5说明根据实施例的示范性VCO。图6说明根据实施例的示范性PLL锁定检测器。具体实施方式参考在所附图式中说明且在以下描述中详述的示范性及因此非限制性实施例更全面说明本专利技术及本专利技术的各种特征及有利细节。然而，应了解，虽然详细描述及特定实例指示优选实施例，但其仅是以说明的方式且非限制的方式给出。可省略对已知编程技术、计算机软件、硬件、操作平台及协议的描述，以免在细节上不必要地使本专利技术不清楚。所属领域的技术人员从本专利技术将明白在基础专利技术概念的精神及/或范围内的各种替换、修改、添加及/或重新布置。现参考图式且特定关注图2，展示根据实施例的示范性锁相回路(PLL)200的图。PLL200包含相位检测器(PFD)202、一或多个电荷泵204、回路滤波器206及VCO208。另外，PLL200可包含在PLL锁定到所要频率上时输出信号的锁定检测器205。PFD202检测参考信号ref(t)与反馈信号div(t)之间的相位及频率差，且基于反馈频率是滞后于还是领先于参考频率而产生up(t)或down(t)控制信号。这些“升高”或“降低”控制信号分别确定VCO208是需要以较高频率还是以较低频率操作。PFD202将这些“升高”及“降低”信号输出到电荷泵204。在一些实施例中，电荷泵204包括两个电流引导放大器电荷泵。这两个电荷泵中的一者提供流出(sourcing)及流入(sinking)高电流且另一电荷泵提供流出及流入低电流。采用共同偏置电路以给两个电荷泵加电。在一些实施例中，共同偏置电路以固定比给两个电荷泵加电。即，为具有同步高及低电流电荷泵，共同偏置电路使高及低电荷泵的偏置按恒定/固定比按比例升高及降低。在一些实施例中，共同偏置电路将通过使偏置按“y”因子按比例升高而偏置高电流电荷泵，且通过使偏置按相同“y”因子按比例降低而偏本文档来自技高网...

【技术保护点】
一种集成电路，其包括：相位检测器；第一电荷泵及第二电荷泵，其耦合到所述相位检测器，且经配置以从所述相位检测器接收输入，所述第一电荷泵输出低电流且所述第二电荷泵输出高电流；及双重输入回路滤波器，其耦合到所述第一电荷泵及所述第二电荷泵。

【技术特征摘要】
【国外来华专利技术】2015.01.12 US 14/594,4471.一种集成电路，其包括：相位检测器；第一电荷泵及第二电荷泵，其耦合到所述相位检测器，且经配置以从所述相位检测器接收输入，所述第一电荷泵输出低电流且所述第二电荷泵输出高电流；及双重输入回路滤波器，其耦合到所述第一电荷泵及所述第二电荷泵。2.根据权利要求1所述的集成电路，所述双重输入回路滤波器包含在节点处与串联耦合的第二电容及电阻器并联耦合的第一电容，在所述节点处提供所述第一电荷泵的所述低电流输出且在所述第二电容与所述电阻器之间提供所述第二电荷泵的所述高电流输出。3.根据权利要求1或2所述的集成电路，其进一步包括用于给所述高电流电荷泵及所述低电流电荷泵充电的共同偏置电路。4.根据前述权利要求中任一权利要求所述的集成电路，其进一步包括用于给所述第一电荷泵及第二电荷泵充电的共同偏置电路。5.根据前述权利要求中任一权利要求所述的集成电路，其中所述第一电荷泵是可使用低电流实施的电流引导放大器电荷泵。6.根据前述权利要求中任一权利要求所述的集成电路，其中所述电荷泵具有同步输出。7.根据权利要求2所述的集成电路，其中所述第一电容大约为稳定负反馈回路的实际所要电容的十分之一。8.根据前述权利要求中任一权利要求所述的集成电路，其进一步包含耦合到所述双重输入回路滤波器的电...

【专利技术属性】
技术研发人员：希曼舒·萨克塞纳，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国,US