分频器制造技术

本申请公开一种可变分频器布置，其经布置以用可变数量D除以传入信号的频率以提供所得信号。所述布置包括：第一计数器108，其具有第一时钟输入和第一输出，如果第一控制输入在第一状态中那么第一输出经历所述第一时钟的P个循环的单个循环，或者如果所述第一控制输入在第二状态中，那么第一输出经历所述第一时钟的P+1个循环的单个循环；第二计数器110，其与所述第一计数器108串联并且具有第二时钟输入和第二输出，第二输出经历所述第二时钟的每N个循环的单个循环，其中N是通过第二控制输入预先确定的整数；以及控制器112，其经布置以确定所述第一控制输入和第二控制输入，使得所述第一控制输入在所述第二状态中达数量A的第一时钟循环，使得D＝N*P+A，并且其中所述控制器112经布置以选择N和A使得所述所得信号具有累积的高位和低位时间，这与在所述第二时钟输入的循环的一半内相同。

【技术实现步骤摘要】
【国外来华专利技术】分频器
本专利技术涉及分频器，具体来说但并不排除用于数字无线电发射器和接收器中的调谐应用的锁相回路的频率合成器中的那些。
技术介绍
在无线电通信中，有必要能够合成不同频率的周期性信号以采用不同预定义信道调节发射器和接收器。通常出于此目的，采用锁相回路(PLL)。频率变化通过PLL的反馈回路中的可变计数分频器实现。具有可变模数预缩放器(VMP)的可编程分频器是已知用于PLL的反馈回路中的。然而申请人理解到在一些情况下由于已知的布置通常将给出非常不均匀的占空比，所以已知的布置遭受缺陷。虽然这在使用边缘触发相位检测器的典型PLL本身中未必成问题，但是申请人理解到通过对其进行寻址，所得时钟信号能够用于其它目的而无需必须提供其它专用时钟。
技术实现思路
当从第一方面查看时本专利技术提供可变分频器布置，所述可变分频器布置经布置以通过可变数量D除以传入信号的频率以提供所得信号，所述布置包括：第一计数器，其具有第一时钟输入和第一输出，如果第一控制输入在第一状态中那么第一输出经历所述第一时钟的P个循环的单个循环，或者如果所述第一控制输入在第二状态中，那么第一输出经历所述第一时钟的P+1个循环的单个循环；第二计数器，其与所述第一计数器串联并且具有第二时钟输入和第二输出，第二输出经历所述第二时钟的每N个循环的单个循环，其中N是通过第二控制输入预先确定的整数；以及控制器，其经布置以确定所述第一控制输入和第二控制输入，使得所述第一控制输入在所述第二状态中达数量A的第一时钟循环，使得D＝N*P+A，并且其中所述控制器经布置以选择N和A使得所得信号具有累积的高位和低位时间，这与在所述第二时钟输入的循环的一半内相同。因此根据本专利技术所属领域的技术人员将看到分频器在两个阶段中实施，就时钟速度和功率而言这是高效的，并且对于D和P的给定值，N和A的值可以选自一系列奇数和偶数整数以提供更均匀的占空比。这是有利的因为它允许所得时钟用于电路的需要稳定的频率时钟的其它部分，这意味着占空比必须接近50％。可变分频器的直截了当的实施方案并不能实现这一点。在实施例的集合中，分频器进一步包括将所述所得信号转化为具有双倍频率的时钟信号的布置。频率加倍是有利的，因为它提供到第二计数器输出的较高频率时钟同步，并且这已被证实适用于并入有分频器布置的电路的其它部分。在实施例的集合中，所述控制器经布置以使用查找表基于D的值确定N和A的值。这允许所述值针对任何给定情形得到优化并且因此实现接近50％的占空比。在一些实施例中，可以实现小于50％达0.5％的占空比偏差。这与其中占空比变化典型的为5％的现有技术实施方案形成对比。申请人进一步理解到延伸长度脉冲的放置能够是显著的并且因此在实施例的集合中查找表还规定在循环的哪一部分处放置一个或多个延伸长度脉冲。在实施例的集合中，举例来说，针对至少一些划分值延伸长度脉冲放置在输出时钟的最短半循环上。这可以在N是奇数并且A足够高以均衡从中产生的占空比误差时完成。如果A并不是足够高以均衡占空比误差，那么N能够减小1(由此使其为偶数)并且A增加了P。当N是偶数时，延伸长度脉冲可以同等地放置在输出时钟的第一和第二半循环中。申请人理解到就其自身的权力而言此方法是新颖的且专利技术性的，并且当从第二方面查看这一点时本专利技术提供可变分频器布置，所述可变分频器布置经布置以通过可变数量D除以传入信号的频率以提供所得信号，所述布置包括：第一计数器，其具有第一时钟输入和第一输出，如果第一控制输入在第一状态中那么第一输出经历所述第一时钟的P个循环的单个循环，或者如果所述第一控制输入在第二状态中，那么第一输出经历所述第一时钟的P+1个循环的单个循环；第二计数器，其与所述第一计数器串联并且具有第二时钟输入和第二输出，第二输出经历所述第二时钟的每N个循环的单个循环，其中N是通过第二控制输入预先确定的整数；以及控制器，其经布置以确定所述第一控制输入和第二控制输入，使得所述第一控制输入在所述第二状态中达数量A的第一时钟循环，使得D＝N*P+A，并且其中所述控制器经布置以确定在第二计数器的所述循环的何处第一控制输入在所述第二状态中使得所得信号具有累积的高位和低位时间，这与在所述第二时钟输入的循环的一半内相同。本专利技术延伸到包括根据本专利技术的任一方面的分频器的锁相回路。在实施例的集合中，锁相回路用于数字无线电发射器或接收器中。附图说明现在将仅借助于实例参考附图来描述本专利技术的实施例，在附图中：图1是本专利技术可以应用于其中的锁相回路的示意图；图2是根据本专利技术的实施例的分频器的更详细的图示；图3a是示出常规配置中的分频器的可能的操作的时序图；图3b是示出根据本专利技术的实施例的分频器的可能的操作的时序图；图4是说明来自过分简化参数和修改参数的根据本专利技术的实施例的映射的查找表；图5a是针对图4的过分简化参数的占空比针对信道数目(与总计数相关)的曲线图；图5b是针对图4的修改参数的占空比对信道数目(与总计数相关)的曲线图；以及图6a和图6b是对应于图4的表中的第一行的时序图的两个相应的半边。具体实施方式在图1中示出了能够应用本专利技术的常规分数N锁相回路(PLL)。如同任何PLL，这是基于压控振荡器(VCO)102的，所述压控振荡器通过低通滤波器106受相位检测器104控制。相位检测器104造成VCO102的频率的较小调整以便使得反馈信号的相位(并且因此频率)与参考时钟CK_REF对齐。应注意，VCO102在输出频率CK_OUT处运行。可变模数预缩放器(VMP)电路108用于以P或P+1除以频率，这取决于它从其它分频器模块110中接收的控制信号，在馈入相位检测器104之前所述控制信号以其它整数N除以频率。因此，VCO102的频率被控制到Fref*N*(nP+m(P+1))，其中Fref是参考晶体频率并且n和m是在给定时间周期内相应的计数P和P+1出现的相对比例。分频器模块110受σ-δ调制器(SDM)112控制以确定P和P+1计数的上述相对比例，因此确定精确频率。在此电路中必然存在来自SDM112的对应于32MHz的步阶的量子化噪音(参考频率，Fref)。精确划分的平均频率信号被将馈送到相位检测器104中，所述相位检测器产生输出信号以根据来自分频器110的信号与参考时钟输入信号CK_REF之间的任何失配控制VCO102。由于经划分时钟被用作到边缘触发相位检测器的输入，所以它的占空比不是临界的。然而，通常它将显著地不同于50％。图2更详细地示出了根据本专利技术使用的分频器布置。整体频分在两个模块之间拆分。第一个是预缩放器108，其具有可变模数，使得取决于控制信号C_P它能够除以P或P+1。预缩放器108可以是异步或纹波计数器，但是这不是必要的。第二模块是计数器110，其可以是同步计数器，所述同步计数器在经划分时钟上操作并且由通过其控制输入C_N所确定的量N划分。所得频分因此能够表示为N*P+A，其中A表示在一个输出循环期间VMP108除以P+1多少次。DIVN模块110还将控制输入C_P提供到VMP108。VMP108的输入时钟CK_I通过VCO102的输出提供(参见图1)。VMP108产生传递到DIVN模块110的中间时钟C_INT。来自DIVN模块的输出是传递到相位检测器104(图1)的时钟信号CK_O本文档来自技高网...

【技术保护点】
一种可变分频器布置，其经布置以用可变数量D除以传入信号的频率以提供所得信号，所述布置包括：第一计数器，其具有第一时钟输入和第一输出，如果第一控制输入在第一状态中那么第一输出经历所述第一时钟的P个循环的单个循环，或者如果所述第一控制输入在第二状态中，那么第一输出经历所述第一时钟的P+1个循环的单个循环；第二计数器，其与所述第一计数器串联并且具有第二时钟输入和第二输出，第二输出经历所述第二时钟的每N个循环的单个循环，其中N是通过第二控制输入预先确定的整数；以及控制器，其经布置以确定所述第一控制输入和第二控制输入，使得所述第一控制输入在所述第二状态中达数量A的第一时钟循环，使得D＝N*P+A，并且其中所述控制器经布置以选择N和A使得所述所得信号具有累积的高位和低位时间，这与在所述第二时钟输入的循环的一半内相同。

【技术特征摘要】
【国外来华专利技术】2014.12.16 GB 1422352.31.一种可变分频器布置，其经布置以用可变数量D除以传入信号的频率以提供所得信号，所述布置包括：第一计数器，其具有第一时钟输入和第一输出，如果第一控制输入在第一状态中那么第一输出经历所述第一时钟的P个循环的单个循环，或者如果所述第一控制输入在第二状态中，那么第一输出经历所述第一时钟的P+1个循环的单个循环；第二计数器，其与所述第一计数器串联并且具有第二时钟输入和第二输出，第二输出经历所述第二时钟的每N个循环的单个循环，其中N是通过第二控制输入预先确定的整数；以及控制器，其经布置以确定所述第一控制输入和第二控制输入，使得所述第一控制输入在所述第二状态中达数量A的第一时钟循环，使得D＝N*P+A，并且其中所述控制器经布置以选择N和A使得所述所得信号具有累积的高位和低位时间，这与在所述第二时钟输入的循环的一半内相同。2.根据权利要求1所述的可变分频器布置，其进一步包括将所述所得信号转换成具有双倍所述频率的时钟信号的布置。3.根据权利要求1或2所述的可变分频器布置，其中所述控制器经布置以使用查找表基于D的值确定N和A的值。4.根据权利要求3所述的可变分频器布置，其中所述查找表还规定在所述循环的哪个部分处放置一个或多个延伸长度脉冲。5.根据权利要求4所述的可变分频器布置，其中所述延伸长度脉冲针对至少一些划分值放置在所述输出时钟的所述最短半循环上。6.根据权利要求4或5所述的可变分频器布置，其中当N是偶数时所述延伸长度脉冲同...

【专利技术属性】
技术研发人员：斯坦·艾瑞克·韦博格，约翰尼·皮尔，
申请(专利权)人：北欧半导体公司，
类型：发明
国别省市：挪威,NO